

ノーマリオフ型非極性  $m$  面 AlGaN/GaN 電界効果トランジスタ  
についての研究

2013年6月

博士 (工学)

藤原 徹也

豊橋技術科学大学

		紹介教員氏名	若原 昭浩 教授
申請者氏名	藤原 徹也		

論 文 要 旨 (博士)

論文題目	ノーマリオフ型非極性 <i>m</i> 面AlGa <sub>N</sub> /Ga <sub>N</sub> 電界効果トランジスタについての研究
------	---

(要旨 1, 200字程度)

近年、エレクトロニクス製品の高効率化、小型化が著しく、この発展は電子回路を構成するトランジスタの寄与によるところが大きい。現在、これらのトランジスタは、ほぼ全てがシリコン(Si)から構成されているが、材料物性から来る性能の限界が近づきつつある。Siに置き換わる材料として、ワイドバンドギャップかつ高電子移動度を持つ窒化ガリウム(GaN)が注目を浴びている。GaNトランジスタの優れた性能は、窒化アルミニウムガリウム(AlGa<sub>N</sub>)/Ga<sub>N</sub>構造の採用により、高電子移動度の2次元電子ガス(2DEG)を利用できる事に尽きる。このおかげで、AlGa<sub>N</sub>/Ga<sub>N</sub>電界効果トランジスタ(FET)において、Siの理論値を越える高い絶縁破壊電圧( $V_{BR}$ )かつ低いオン抵抗( $R_{on}$ )を持つデバイスが実現されている。一方、パワーデバイスでは、安全性の問題から+2V以上の閾値電圧( $V_{th}$ )を持つノーマリオフ動作が要求されている。しかし、通常の*c*面AlGa<sub>N</sub>/Ga<sub>N</sub> FETでは、分極により自然に発生する2DEGのため、 $V_{th}>+2V$ の実現は困難である。これより、*c*面AlGa<sub>N</sub>/Ga<sub>N</sub> FETでは、2DEGを使用すれば高 $V_{th}$ が得られず、2DEGを使用しなければ低 $R_{on}$ が期待できないというトレードオフが存在する。

本研究では、高 $V_{th}$ かつ低 $R_{on}$ を持つノーマリオフ型AlGa<sub>N</sub>/Ga<sub>N</sub> FET実現のため、非極性*m*面AlGa<sub>N</sub>/Ga<sub>N</sub>構造を用いたFETの検討を行った。本論文では、ノーマリオフ型非極性*m*面AlGa<sub>N</sub>/Ga<sub>N</sub> FETの設計、試作、評価について論じる。

第3章では、Schrödinger-Poisson方程式を自己矛盾無しに解くことにより、バンド構造、キャリア分布の理論計算を行った。理論計算により、分極効果の無い*m*面AlGa<sub>N</sub>/Ga<sub>N</sub>構造では、*c*面AlGa<sub>N</sub>/Ga<sub>N</sub>構造と比較して、 $dP/\epsilon$ 高い $V_{th}$ が得られる事が分かった。ここで、 $d$ はAlGa<sub>N</sub>膜厚、 $P$ はAlGa<sub>N</sub>の分極電荷、 $\epsilon$ はAlGa<sub>N</sub>の誘電率である。分極を持たない*m*面AlGa<sub>N</sub>/Ga<sub>N</sub>構造では、Si不純物ドーピングによりアクセス領域の2DEGを生成した。非極性*m*面AlGa<sub>N</sub>/Ga<sub>N</sub>構造を用いたリセス構造金属-絶縁膜-半導体(MIS)型*m*面AlGa<sub>N</sub>/Ga<sub>N</sub> FETにより、 $V_{th}=+2V$ 、 $R_{on}=0.33 \Omega \cdot mm$ を持つノーマリオフ型AlGa<sub>N</sub>/Ga<sub>N</sub> FETが設計された。

第4章では、*m*面AlGa<sub>N</sub>/Ga<sub>N</sub>構造の結晶成長と、ノーマリオン型*m*面AlGa<sub>N</sub>/Ga<sub>N</sub> FETの実証について論じた。*m*面AlGa<sub>N</sub>/Ga<sub>N</sub>構造は、有機金属気相成長法により[000 $\bar{1}$ ]方向へオフ角1°を持つ*m*面Ga<sub>N</sub>基板上へ結晶成長された。*m*面Ga<sub>N</sub>バッファ層への鉄ドーピングにより高抵抗バッファ層の作製を、*m*面AlGa<sub>N</sub>中へのSiの $\delta$ ドーピングにより2DEG生成を行った。結晶成長された*m*面AlGa<sub>N</sub>/Ga<sub>N</sub>構造において、移動度( $\mu_{2DEG}$ )=782 cm<sup>2</sup>/V·s、シートキャリア濃度 $n_s=3 \times 10^{12}$  cm<sup>-2</sup>の2DEG生成を確認した。この*m*面AlGa<sub>N</sub>/Ga<sub>N</sub>構造を用いて、チタン/Al/ニッケル(Ni)/金を窒素雰囲気中で870 °C、30 sアニールを行う事で、コンタクト抵抗( $R_c$ )=2.2 Ω·mmのオーミック電極が得られた。Ni Schottkyゲート電極を用いて作製された*m*面AlGa<sub>N</sub>/Ga<sub>N</sub> FETでは、ゲート電圧( $V_{gs}$ )=+1 V印加時 $R_{on}=16.6 \Omega \cdot mm$ 、 $V_{gs}=-1.2$  V印加時最大相互コンダクタンス( $g_{m(max)}$ )=77 mS/mm、 $V_{th}=-2.7$  V、チャネル移動度( $\mu_{ch}$ )=161 cm<sup>2</sup>/V·sのノーマリオン動作が実証された。

第5章では、ノンドープ $m$ 面AlGaIn/GaN構造を用いたノーマリオフ型 $m$ 面AlGaIn/GaN FETの実証について論じた。ノンドープ $m$ 面AlGaInを用いたMIS構造 $m$ 面AlGaIn/GaN FETにおいて、 $V_{gs}=+5$  V印加時 $R_{on}=21.6 \Omega \cdot mm$ 、 $V_{gs}=+2.5$  V印加時 $g_{m(max)}=38$  mS/mm、 $V_{th}=+1.4$  Vのノーマリオフ動作が得られた。 $m$ 面AlGaIn/GaN構造を用いる事で、同構造の $c$ 面AlGaIn/GaN FETでは得る事ができないほどの高い $V_{th}$ を持つノーマリオフ型AlGaIn/GaN FETが実現された。また、選択再成長 $n^+$ -GaInコンタクト層を用いる事で、 $R_c$ を $2.2 \Omega \cdot mm$ から $0.25 \Omega \cdot mm$ へと低減できる事が確認された。

第6章では、リセスMIS構造ノーマリオフ型 $m$ 面AlGaIn/GaN FETの実証について論じた。プラズマ気相成長法により成膜されたシリコン窒化膜( $Si_xN_y$ )と、原子層堆積により成膜された酸化アルミニウム( $Al_2O_3$ )をゲート絶縁膜として使い、それぞれのデバイス特性を比較した。 $Al_2O_3$ ゲート絶縁膜を用いたデバイスにおいて、 $V_{th}=2.2$  V、 $\mu_{ch}=61$   $cm^2/V \cdot s$ が得られ $Si_xN_y$ ゲート絶縁膜を用いたデバイスより優れた特性を示した。 $Al_2O_3/m$ 面AlGaIn界面の界面準位( $D_{it}$ )が、 $10^{12}$   $cm^{-2}eV^{-1}$ 台と $Si_xN_y$  / $m$ 面AlGaIn界面の $D_{it}$ より低いためだと考えられる。白金ゲート金属と $Al_2O_3$ ゲート絶縁膜を用いたリセスMIS構造ノーマリオフ型非極性 $m$ 面AlGaIn/GaN FETにおいて、 $V_{th}=+3$  V、 $R_{on}=17 \Omega \cdot mm$ 、 $\mu_{ch}=101$   $cm^2/V \cdot s$ が得られた。第3章で計算により求められた値 $V_{th}=+2$  V、 $R_{on}=0.33 \Omega \cdot mm$ と異なる値であるが、 $Al_2O_3/m$ 面AlGaInの $D_{it}$ が原因となり、ヒステリシスによる $V_{th}$ の違い、および、イオン化不純物散乱による $\mu_{ch}$ 低下のため高 $R_{on}$ が得られたと考えられる。

以上より、非極性 $m$ 面AlGaIn/GaN構造を用いる事で、2DEGを使用しつつ $V_{th}>+2$  Vを持つノーマリオフ型AlGaIn/GaN FETが実現された。 $m$ 面GaInを用いる事は、ノーマリオフ型GaInパワーデバイス実現のため、非常に有効な方法である事が実証された。

year month day  
2013 8 27

Department		Supervisor	Professor Akihiro Wakahara
Name	Tetsuya Fujiwara		

A b s t r a c t

Title	Study of Normally-Off Type Non-Polar <i>m</i> -Plane AlGa <sub>N</sub> /Ga <sub>N</sub> Field-Effect Transistors
-------	--

(800 words)

In recent years, power electronics have been rapidly progressed owing to the improvement of Silicon (Si)-based switching transistors. Low on-state resistances ( $R_{on}$ ) and high break down voltages ( $V_{BR}$ ) devices contribute to increase power efficiencies in those applications, thereby  $R_{on}$  of Si transistors have been reduced by the fabrication technology. However, nowadays, performances of Si transistors are approaching to its theoretical limits derived from material properties. A gallium nitride (GaN) is remarkable as a new generation material for electron devices because it has advanced material properties such as a wide band gap (3.39 eV) and high electron mobility. Aluminum gallium nitride (AlGa<sub>N</sub>)/Ga<sub>N</sub> field-effect transistors (FETs) have already demonstrated high  $V_{BR}$  and low  $R_{on}$  compared to values of Si theoretical limits owing to a high electron mobility ( $\sim 1500 \text{ cm}^2/\text{V}\cdot\text{s}$ ) of two-dimensional electron gases (2DEG) at the AlGa<sub>N</sub>/Ga<sub>N</sub> heterointerface. Generally, a normally-off operation with over +2 V of threshold voltage ( $V_{th}$ ) is required for power switching transistors in order to ensure the safety of systems. Some techniques have been reported to realize normally-off operation on AlGa<sub>N</sub>/Ga<sub>N</sub> FETs such as employing a thin AlGa<sub>N</sub> layer, gate-recess process, fluoride-based and oxygen plasma treatment, *pn* junction gate, annealed platinum (Pt)-based gate metal, and a metal-insulator-semiconductor (MIS) gate structure. At most +1 V of  $V_{th}$  has been demonstrated on those AlGa<sub>N</sub>/Ga<sub>N</sub>-based structures because 2DEG are naturally induced at *c*-plane AlGa<sub>N</sub>/Ga<sub>N</sub> heterointerfaces by a polarization. While  $V_{th} > +3 \text{ V}$  has been reported on Ga<sub>N</sub>-based MIS structures, low  $R_{on}$  can not be expected on those structures due to its low channel mobility ( $\mu_{ch}$ ) of  $\sim 100 \text{ cm}^2/\text{V}\cdot\text{s}$ . Therefore, there is a trade-off between high  $V_{th}$  and low  $R_{on}$  on typical *c*-plane AlGa<sub>N</sub>/Ga<sub>N</sub> FETs.

In this thesis, non-polar *m*-plane AlGa<sub>N</sub>/Ga<sub>N</sub> FETs are studied toward normally-off type AlGa<sub>N</sub>/Ga<sub>N</sub> FETs with high  $V_{th}$  and low  $R_{on}$ . A device design, crystal growth, device fabrication and device characteristics of *m*-plane AlGa<sub>N</sub>/Ga<sub>N</sub> FETs are described.

In Chapter 3, band structures and carrier profiles of AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructures were calculated by a self-consistent Schrödinger-Poisson solver. *m*-plane AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructures showed  $dP/\varepsilon \text{ V}$  higher  $V_{th}$  compared to the value of *c*-plane AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructures because *m*-plane Ga<sub>N</sub> has no polarization. Here,  $d$ ,  $P$ , and  $\varepsilon$  are an AlGa<sub>N</sub> thickness, polarization charge, and electric permittivity, respectively. 2DEG

at a *m*-plane AlGaIn/GaN heterointerface was induced by an impurity doping to an AlGaIn barrier layer. Recessed-MIS structure normally-off type *m*-plane AlGaIn/GaN FETs with a  $V_{th}=+2$  V and  $R_{on}=0.33 \Omega \cdot \text{mm}$  were designed.

In Chapter 4, a crystal growth of *m*-plane AlGaIn/GaN heterostructures, characteristics of 2DEG, and normally-on type *m*-plane AlGaIn/GaN FETs were discussed. *m*-plane AlGaIn/GaN heterostructures were grown by a metal organic chemical vapor deposition on *m*-plane GaN substrates which have a  $1^\circ$  off-angle toward  $[000\bar{1}]$  direction. An iron-doped GaN layer was used as a semi-insulating layer that isolating a 2DEG channel from a conductive substrate. Si  $\delta$ -doping of an AlGaIn barrier layer was carried out to introduce 2DEG at the AlGaIn/GaN heterointerface. A 2DEG mobility ( $\mu_{2DEG}$ ) of  $782 \text{ cm}^2/\text{V} \cdot \text{s}$  and a carrier concentration of  $3 \times 10^{12} \text{ cm}^{-2}$  were obtained on *m*-plane AlGaIn/GaN heterostructures. Some reasons of lower  $\mu_{2DEG}$  are considered as an interface roughness of *m*-plane AlGaIn/GaN, ionized impurity scattering from  $\delta$ -doped and iron-doped layers. Specific ohmic contact resistances ( $R_{on}$ ) of  $2.2 \Omega \cdot \text{mm}$  were obtained by titanium/Al/nickel(Ni)/gold stacks following by an annealing at  $870^\circ \text{C}$  for 30 s in a nitrogen ambient. Normally-on type *m*-plane AlGaIn/GaN FETs with a Ni Schottky gate metal demonstrated a  $R_{on}=16.6 \Omega \cdot \text{mm}$  at a gate-source voltage ( $V_{gs}$ )= $+1$  V, maximum transconductance ( $g_{m(\text{max})}$ )= $77 \text{ mS/mm}$  at  $V_{gs}=-1.2$  V,  $V_{th}=-2.7$  V, and channel mobility ( $\mu_{ch}$ )= $161 \text{ cm}^2/\text{V} \cdot \text{s}$ .

In Chapter 5, normally-off type *m*-plane AlGaIn/GaN FETs were discussed. MIS structure *m*-plane unintentionally-doped AlGaIn/GaN FETs were demonstrated with a normally-off operation of a  $R_{on}=21.6 \Omega \cdot \text{mm}$  at  $V_{gs}=+5$  V,  $g_{m(\text{max})}=38 \text{ mS/mm}$  at  $V_{gs}=+2.5$  V, and  $V_{th}=+1.4$  V. Higher  $V_{th}$  compared to the value of *c*-plane AlGaIn/GaN devices were achieved by using *m*-plane AlGaIn/GaN structures owing to having no polarization.  $R_{on}$  were reduced to  $0.25 \Omega \cdot \text{mm}$  from  $2.2 \Omega \cdot \text{mm}$  by using selective regrown  $n^+$ -GaN contact layers which have  $10^{19} \text{ cm}^{-3}$  of carrier concentrations.

In Chapter 6, recessed-MIS structure normally-off type *m*-plane AlGaIn/GaN FETs were discussed. Gate dielectrics of a silicon nitride ( $\text{Si}_x\text{N}_y$ ) deposited by a plasma-enhanced chemical vapor deposition and aluminum oxide ( $\text{Al}_2\text{O}_3$ ) deposited by an atomic layer deposition were compared. Devices with the  $\text{Al}_2\text{O}_3$  gate dielectric showed  $V_{th}=+2.2$  V and  $\mu_{ch}=61 \text{ cm}^2/\text{V} \cdot \text{s}$  which are better values than one of devices with the  $\text{Si}_x\text{N}_y$  gate dielectric. It is presumably attributed to lower interface state density ( $D_{it}$ ) of  $\text{Al}_2\text{O}_3/m$ -plane AlGaIn interface. Devices with a Pt gate metal and  $\text{Al}_2\text{O}_3$  gate dielectric were demonstrated with a  $V_{th}=+3$  V,  $R_{on}=17 \Omega \cdot \text{mm}$ , and  $\mu_{ch}=101 \text{ cm}^2/\text{V} \cdot \text{s}$ . However, those values were degraded from designed values of  $V_{th}=+2$  V and  $R_{on}=0.33 \Omega \cdot \text{mm}$  in the chapter 3. Differences of those values are owing to the hysteresis and lower  $\mu_{ch}$ , caused by  $D_{it}$  of an  $\text{Al}_2\text{O}_3/m$ -plane AlGaIn MIS interface.

In conclusion, normally-off type AlGaIn/GaN FETs with  $V_{th}>+2$  V were demonstrated by using a *m*-plane GaN. The result indicates *m*-plane GaN has the potential for normally-off type GaN-based power switching transistors.

# 目次

## 第1章 序論

- 1.1 研究背景
  - 1.2 窒化物半導体
  - 1.3 窒化物半導体トランジスタ
  - 1.4 ノーマリオフ型 GaN トランジスタ
  - 1.5 本研究の目的
  - 1.6 本論文の構成
- 参考文献

## 第2章 実験方法と評価手法

- 2.1 Schrödinger - Poisson 方程式
  - 2.2 試料作製方法
    - 2.2.1 有機金属気相成長法
    - 2.2.2 プラズマ化学気相成長
    - 2.2.3 原子層堆積
    - 2.2.4 反応性イオンエッチング
  - 2.3 評価手法
    - 2.3.1 原子間力顕微鏡
    - 2.3.2 X 線回折
    - 2.3.3 容量-電圧特性
    - 2.3.4 電流-電圧特性
    - 2.3.5 伝送長法
    - 2.3.6 Hall 効果測定
- 参考文献

## 第3章 非極性 $m$ 面 AlGa<sub>N</sub>/Ga<sub>N</sub> 電界効果トランジスタの設計

- 3.1 緒言
  - 3.2 非極性  $m$  面 AlGa<sub>N</sub>/Ga<sub>N</sub>
  - 3.3 非極性  $m$  面 Ga<sub>N</sub> の物性
  - 3.4 非極性  $m$  面 AlGa<sub>N</sub>/Ga<sub>N</sub> 電界効果トランジスタの設計
  - 3.5 結言
- 参考文献

## 第4章 ノーマリオン型非極性 $m$ 面 AlGaN/GaN 電界効果トランジスタ

### 4.1 緒言

### 4.2 $m$ 面 AlGaN/GaN 構造の結晶成長

### 4.3 デバイス作製

### 4.4 デバイス特性

### 4.5 結言

### 参考文献

## 第5章 ノーマリオフ型非極性 $m$ 面 AlGaN/GaN 電界効果トランジスタ

### 5.1 緒言

### 5.2 デバイス設計と作製

### 5.3 デバイス特性

### 5.4 結言

### 参考文献

## 第6章 リセス MIS 構造ノーマリオフ型非極性 $m$ 面 AlGaN/GaN 電界効果トランジスタ

### 6.1 緒言

### 6.2 ゲート絶縁膜

#### 6.2.1 $\text{Si}_x\text{N}_y$ ゲート絶縁膜

#### 6.2.2 $\text{Al}_2\text{O}_3$ ゲート絶縁膜

#### 6.2.3 考察

### 6.3 $\text{Al}_2\text{O}_3$ ゲート絶縁膜リセス MIS 構造ノーマリオフ型 $m$ 面 AlGaN/GaN 電界効果トランジスタ

#### 6.3.1 閾値電圧のリセスエッチング深さ依存性

#### 6.3.2 白金ゲート電極

#### 6.3.3 選択再成長 $n^+$ -GaN コンタクト層

### 6.4 結言

### 参考文献

## 第7章 結論

### 参考文献

## 謝辞

## 研究業績一覧

# 第 1 章

## 序論

### 1.1 研究背景

近年、テレビ、パーソナルコンピュータ、携帯電話等のエレクトロニクス製品の高効率化、小型化が著しい。エレクトロニクスの発展は、その電子回路を構成する半導体部品の一部である、スイッチング用トランジスタの寄与によるところが大きい。1947年に J. Bardeen, W. H. Brattain らによってゲルマニウム (Germanium : Ge)の信号増幅特性が発見されて以降、現在に至るまで、半導体トランジスタは、小型で高信頼性を持つスイッチングデバイスとして、欠かす事のできない電子部品となっている。現在、圧倒的な量産性、信頼性の観点から、ほぼ全てのトランジスタはシリコン(Silicon : Si)材料から構成されている。Si トランジスタの性能向上は、Moore の法則に従った微細加工により進展してきた。微細加工を基にした高集積化による導通損失低減がエレクトロニクス製品の高効率化に、スイッチング損失低減による動作周波数の高周波化がエレクトロニクス製品の小型化に貢献している。エレクトロニクス製品への飽くなき高効率化、小型化の要求を満たすために、Si トランジスタの性能向上が必須であり、更なる微細加工技術発展のため、日々開発が行われている。しかしながら、現在、Si の微細加工レベルは、数 10 nm オーダーと原子間距離に近い値まで進展しており、Si 微細加工の限界、つまり、Si トランジスタ性能向上の限界が近づきつつある。

そこで、Si に代わる電子デバイス用新材料として、砒化ガリウム(Gallium arsenide : GaAs)、炭化珪素(Silicon carbide : SiC)、窒化ガリウム(Gallium nitride : GaN)が注目を浴びている。表 1.1 に各電子デバイス用材料の物性値を示す。表 1.1 に示される Baliga 性能指数(Figure of merit : FOM)[1] は低導通損失性能を、Baliga 高周波 FOM[2] は低スイッチング損失性能を示し、Si を 1 とした場合の比較値で示されている。表 1.1 より GaAs、SiC、GaN、それぞれの材料において、Si より優れた FOM を有している事が分かる。GaAs 系材料では電子移動度が優れている点を活かし、砒化アルミニウムガリウム(Aluminum gallium arsenide : AlGaAs)/GaAs 高電子移動度トランジスタ(High electron mobility transistors : HEMT) [3]により通信用途の高周波用信号増幅器として、SiC ではワイドバンドギャップに加えて熱伝導率の高い事を活かし、エアコン等の大型家電用途、産

業用パワーデバイス用途として実用化に至っている。一方、窒化物半導体である GaN、窒化アルミニウム(Aluminum nitride : AlN)はワイドバンドギャップと高移動度を合わせ持ち、Si よりも圧倒的に高い FOM を有していることから、Si を凌ぐ低導通損失、低スイッチング損失を実現できる材料として大いに期待されている。しかしながら、GaN 電子デバイスは、現在、通信用途の高周波用信号増幅器の一部として実用化されているのみである。さらなるエレクトロニクス発展のためには、材料物性の優れる GaN をスイッチング用トランジスタ用途として研究する事は重要である。

表 1.1 A table of material properties on GaN, AlN, Si, GaAs, and 4H-SiC.

	GaN	AlN	Si	GaAs	4H-SiC
Band gap (eV) $E_g$	3.39	6.2	1.12	1.4	3.2
Dielectric Constant $\epsilon_r$	9.5	8.5	11.7	12.9	10
Breakdown Electric Field (MV/cm) $E_{BR}$	3.3	11.7	0.3	0.4	3
Electron Saturation Velocity ( $10^7$ cm/s) $v_s$	2.5	2.0	1.0	2.0	2.0
Electron Mobility ( $\text{cm}^2/\text{V} \cdot \text{s}$ ) $\mu$	1200	1100	1500	8500	1000
Thermal Conductivity ( $\text{W}/\text{cm} \cdot \text{K}$ ) $\kappa$	2.1	2.5	1.3	0.5	4.7
Baliga Figure of Merit $= \epsilon_r \mu E_g^3$	857	31335	1	15	565
Baliga High Frequency Figure of Merit $= \mu E_g^2$	97	1115	1	10	67

## 1.2 窒化物半導体

GaN は、六方ウルツ鉱構造を持つ直接遷移型の窒化物半導体である。また、他の窒化物半導体である AlN、窒化インジウム(Indium nitride : InN)との間で窒化アルミニウムガリウム(Aluminum gallium nitride : AlGaN)、窒化インジウムガリウム(Indium gallium nitride : InGaN)等の混晶を作製でき、バンドギャップエネルギー( $E_g$ )を 0.9 eV~6.2 eV まで変化させる事が可能である。この  $E_g$  は、ほぼ全ての可視光領域の波長をカバーしている事から、発光デバイスとしての応用が期待され、1980 年代より開発が行われてきた。この結果、1993 年には GaN 系青色発光ダイオード(Light emitting diodes : LEDs)が報告され、[4] その後、紫外(Ultra Violet : UV)~アンバー領域発光での GaN 系 LED も報告されている。

[5][6][7] 現在では、GaN 系紫外～緑色、白色 LED が実用化に至り、液晶用バックライト、照明用途としてあらゆる場面で利用されている。LED だけでなく、レーザーダイオード(Laser diodes : LDs)としても開発がなされ、1995 年には最初の GaN 系 UV-LDs が報告され、[8] 大規模記録デバイスである Blu-ray Disc 用 LD として利用されている。さらに、青色、緑色 LD としての開発も進み、ヘッドマウントディスプレイ等への応用が期待されている。[9][10] また、光デバイスをディスクリット単体ではなく、Si 基板上で Si トランジスタと窒化物半導体 LED を集積化させる光電子集積回路(Optoelectronic integrated circuits : OEICs)も報告されている。[10] 電子デバイス、発光デバイス一体型のモジュール実現により、機器の多機能化、大幅な小型化が期待できる。

窒化物半導体は、太陽電池、[12] UV ディテクタ[13]といった受光デバイスとしても研究がなされている。バンドギャップエンジニアリングにより、太陽光スペクトルに合わせたバンド構造を有する半導体層が設計可能であり、高効率太陽電池の実現に向けて研究が行われている。[12] UV ディテクタ[13]としては、既に実用化に至り、幅広く利用されている。その他、窒化物半導体の応用として、小エネルギー発電用途の熱電変換用デバイス、[14] 産業用途の水素ディテクタ、[15] 燃料電池用途の水素発生用材料[16]としても研究がなされている。

このように、窒化物半導体は主に光デバイスとして実用化に至り、現在では一般的な製品にまで用いられている材料である。また、実用化に至っていないものの、その優れた材料物性のため幅広い応用が期待されている材料でもある。

### 1.3 窒化物半導体トランジスタ

GaN は、電子デバイスとしても盛んに研究、開発が行われている。1993 年に最初の GaN 電界効果トランジスタ(Field-effect transistors : FETs)の報告がされ、[17] その後、多数の AlGaIn/GaN HEMT が報告されている。[18][19][20][21] AlGaIn/GaN HEMT は、高周波信号の増幅用トランジスタとして研究が行われ、携帯電話、Wi-Fi、Wi-MAX 等の基地局用 GHz 帯高周波信号増幅器として、既に実用化に至っている。

GaN は、高周波用途だけではなく、スイッチングトランジスタ用途としての研究、開発も行われている。[22][23][24] スwitching用途トランジスタの特性において最も重要な特性は、導通損失の原因となるオン抵抗( $R_{on}$ )と絶縁破壊電圧( $V_{BR}$ )である。一般的に、 $R_{on}$ を減少させる事で、半導体に印加される最大

電界強度が増加し  $V_{BR}$  が低下するため、 $R_{on}$  と  $V_{BR}$  はトレードオフの関係にある。理想的な FET の  $R_{on}$  は、式(1.3.1)で表される。

$$R_{on} = \frac{1}{g_m} = \frac{1}{\frac{W}{L}\mu C_{OX}(V_G - V_{th})} [25] \quad (1.3.1)$$

ここで、 $g_m$  は相互コンダクタンス、 $W$  はチャネル幅、 $L$  はチャネル長、 $\mu$  はチャネル移動度、 $C_{OX}$  はゲート絶縁膜の容量、 $V_G$  は駆動電圧、 $V_{th}$  は閾値電圧を表す。式(1.3.1)より、 $R_{on}$  を低減させるためには、 $\mu$ 、 $C_{OX}$ 、 $(V_G - V_{th})$  を増加させる方法があるが、 $\mu$  を増加させる以外の方法では、全てトレードオフが存在する。式(1.3.2)で表されるように、 $C_{OX}$  の増加はゲート絶縁膜の薄膜化を意味し、ゲート絶縁膜の絶縁破壊電圧、信頼性の低下を招く。

$$C_{OX} = \epsilon \frac{S}{d_{OX}} = \epsilon \frac{WL}{d_{OX}} \quad (1.3.2)$$

ここで、 $\epsilon$  はゲート絶縁膜の誘電率、 $S$  はゲート電極面積、 $d_{OX}$  はゲート絶縁膜厚を表す。また、 $(V_G - V_{th})$  の増加は、式(1.3.3)で表されるゲート電荷損失  $P_d$  を増加させる事に繋がり、回路全体を考慮した場合、損失の増加につながる。

$$P_d = fQ_gV_G \quad (1.3.3)$$

ここで、 $f$  は動作周波数、 $Q_g$  はゲート電荷、 $V_G$  は駆動電圧を表す。これより、同デバイスサイズで比較を行った場合、チャネル移動度以外の方法で  $R_{on}$  を低減させる方法には、全てトレードオフが存在し、チャネル移動度の増加は唯一トレードオフ無しに  $R_{on}$  を低減できる方法であるといえる。




図 1.1 A basic structure of (a) Si MOS FETs, and (b) AlGaIn/GaN HEMTs.

図 1.1 に、一般的な(a) Si で構成された金属-酸化膜-半導体 (Metal-oxide-semiconductor : MOS) FET 構造と、(b) AlGaIn/GaN HEMT 構造を示す。図 1.1(a)に表される Si MOS 構造では  $p^+$ 層にチャンネルが形成されるため、イオン化不純物散乱が原因となり、実際のチャンネル移動度は、表 1.1 の値より著しく低下する。一方、図 1.1 (b)に示される AlGaIn/GaN HEMT 構造では AlGaIn/GaN 界面の 2 次元電子ガス(2-dimensional electron gas : 2DEG)を利用する事で、 $1500 \text{ cm}^2/\text{V}\cdot\text{s}$  以上の高電子移動度が実現される。[26][27] 2DEG の特徴は、不純物ドープ層と 2DEG チャンネル層が空間的に分離されるため、イオン化不純物散乱が非常に小さく、高チャンネル移動度を実現できる点である。2DEG の高チャンネル移動度を活かした、AlGaIn/GaN HEMT によって、Si の理論限界値よりも低  $R_{\text{on}}$ 、かつ高  $V_{\text{BR}}$  を持つトランジスタが実現されている。[24][28][29]

以上より、AlGaIn/GaN HEMT の 2DEG を用いる事で、Si より低  $R_{\text{on}}$ 、かつ、高  $V_{\text{BR}}$  を持つスイッチング用トランジスタの実現が大いに期待されている。

## 1.4 ノーマリオフ型 GaN トランジスタ

AlGaIn/GaN HEMT は、スイッチング用トランジスタとして非常に優れた特性が報告されているが、課題も存在する。スイッチング用トランジスタでは、ノーマリオフ動作が望まれているが、報告されているほとんどの AlGaIn/GaN HEMT はノーマリオン型である。ノーマリオフ動作とは、入力信号の無い場合にトランジスタがオフ状態である事を意味し、回路故障時の安全性を確保するために要求されている。さらに、動作中のノイズによる誤動作を防止するためには、 $+2 \text{ V}$  以上の  $V_{\text{th}}$  が望まれている。しかしながら、これまで報告されている AlGaIn/GaN FETs は、ほとんどがノーマリオン型であり、また報告されているノーマリオフ型デバイスにおいても、 $V_{\text{th}} > +2 \text{ V}$  の要求を満たしているものは、ほとんどない。このため、AlGaIn/GaN FET におけるノーマリオフ化技術は、現在でも盛んに研究が行われている。表 1.2 に、これまで報告されている AlGaIn/GaN FET のノーマリオフ化技術を示す。

表 1.2.に示されているように、要求されている  $V_{\text{th}} > +2 \text{ V}$  が実現されている技術は非常に少ない事が分かる。AlGaIn 薄膜化、 $pn$  接合等の AlGaIn/GaN HEMT 構造を基にしたノーマリオフ化技術では、せいぜい  $V_{\text{th}} \sim +1 \text{ V}$  程度である。これは、GaN の結晶構造に由来する分極効果のため、AlGaIn/GaN 界面へ自然に 2DEG が発生してしまうためである。この自然に発生する 2DEG が原因となり、AlGaIn/GaN HEMT では高い  $V_{\text{th}}$  の実現が困難である。分極効果により発生する

2DEG は、AlGa<sub>N</sub> 薄膜化等により減少させる事が可能であるが、AlGa<sub>N</sub>/Ga<sub>N</sub> 界面の 2DEG を完全に空乏化させる事は困難である。これより、AlGa<sub>N</sub>/Ga<sub>N</sub> 界面の 2DEG を利用しつつ、高い  $V_{th}$  を実現する事は非常に難しいと言える。Ref[34] のリセスゲート金属-絶縁膜-半導体(Recessed gate metal-insulator-semiconductor : MIS)構造では、 $V_{th}=+3$  V が報告されているものの、リセスエッチングの再現性、面内分布に課題が残る。AlGa<sub>N</sub>/Ga<sub>N</sub> 構造では分極効果により、AlGa<sub>N</sub> 膜厚がばらつく事で  $V_{th}$  が変動し、均一で安定した  $V_{th}$  の実現は難しい。Ref[35]の MOS 構造、Ref[36]のリセス MIS ゲート構造、Ref[37]のトレンチゲート MOS 構造では、いずれも高い  $V_{th}$  が実現されているものの、ゲート領域に AlGa<sub>N</sub>/Ga<sub>N</sub> 界面が存在せず、2DEG を活用できない構造である。Ga<sub>N</sub> トランジスタ最大の特徴である 2DEG を利用していないため、チャネル移動度の向上が望めず、 $R_{on}$  低減が難しい。

以上より、AlGa<sub>N</sub>/Ga<sub>N</sub> 界面の 2DEG を利用しつつ、 $V_{th}>+2$  V を実現できるノーマリオフ化技術は、ほとんど報告されていないといえる。

表 1.2 A table of reported enhancement-mode techniques for Ga<sub>N</sub> FETs.

Technique	$V_{th}$	Reference
Recessed-gate	+0.35 V	[30]
Fluoride-based treatment	+0.9 V	[31]
Oxygen plasma treatment	+1 V	[32]
AlN thermal oxidation	+0.8 V	[33]
<i>pn</i> junction gate	+1.0 V	[29]
Recessed gate MIS structure	+3 V	[34]
MOS gate structure	+2.7 V	[35]
Recessed MIS-gate	+5.2 V	[36]
Trench gate MOS	+3.7 V	[37]

## 1.5 本研究の目的

AlGaN/GaN FET において、ノーマリオフ動作が実現困難な理由は、 $V_{th}$  とチャネル移動度の間にトレードオフが存在しているためである。AlGaN/GaN 界面の 2DEG を利用すれば、高い  $V_{th}$  が得られず、2DEG を利用しない場合、チャネル移動度が低く低  $R_{on}$  が期待できない。このトレードオフの根本的な原因は、分極効果により AlGaN/GaN 界面へ自然に 2DEG が発生してしまう事に尽きる。分極電荷の存在しない非極性 AlGaN/GaN 構造を利用すれば、高  $V_{th}$ 、かつ 2DEG を利用したノーマリオフ型 AlGaN/GaN FET の実現が期待できる。

## 1.6 本論文の構成

本論文では、非極性  $m$  面 GaN を用いた、2DEG を利用しつつ高  $V_{th}$  を持つノーマリオフ型 AlGaN/GaN FET の検討について述べる。全 7 章により構成され、以下に各章の概略を述べる。

### 第 2 章 実験方法と評価手法

本研究で用いられた理論計算方法、デバイス作製方法、評価方法について述べる。

### 第 3 章 非極性 $m$ 面 AlGaN/GaN 電界効果トランジスタの設計

ノーマリオフ動作実現のための非極性  $m$  面 AlGaN/GaN FET の設計について述べる。理論計算により、極性  $c$  面と非極性  $m$  面 AlGaN/GaN 構造のバンド構造を求め、非極性  $m$  面 AlGaN/GaN 構造を採用する事の優位性について論じる。また、非極性  $m$  面 AlGaN/GaN 構造の特徴を活かしたノーマリオフ型リセス MIS 構造 FET のデバイス設計について述べる。

### 第 4 章 ノーマリオン型非極性 $m$ 面 AlGaN/GaN 電界効果トランジスタ

ノーマリオフ型  $m$  面 AlGaN/GaN FET 実現の最初のステップとして、ノーマリオン型  $m$  面 AlGaN/GaN FET の動作検証について述べる。 $m$  面 GaN 基板への  $m$  面 AlGaN/GaN 構造の結晶成長、2DEG 電気特性、ノーマリオン型  $m$  面 AlGaN/GaN FET の作製と電気特性について述べる。

## 第 5 章 ノーマリオフ型非極性 $m$ 面 AlGaIn/GaN 電界効果トランジスタ

ノーマリオフ型  $m$  面 AlGaIn/GaN FET の原理検証について述べる。ノン  
ドープ  $m$  面 AlGaIn/GaN 構造を用いた MIS 構造  $m$  面 AlGaIn/GaN FET のデバイス  
設計、作製、電気特性について述べる。

## 第 6 章 リセス MIS 構造ノーマリオフ型非極性 $m$ 面 AlGaIn/GaN 電界効果トランジスタ

第 3 章で設計されたリセス MIS 構造ノーマリオフ型  $m$  面 AlGaIn/GaN  
FET について述べる。ゲート絶縁膜として、シリコン窒化膜(Silicon Nitride :  
 $\text{Si}_x\text{N}_y$ )と酸化アルミニウム(Aluminum Oxide :  $\text{Al}_2\text{O}_3$ )を用いたデバイスの作製と、  
それぞれの電気特性の比較を行う。 $\text{Al}_2\text{O}_3$  ゲート絶縁膜を用いたリセス MIS 構造  
ノーマリオフ型  $m$  面 AlGaIn/GaN FET において、第 3 章で得られた計算値と実験  
値との比較について述べる。

## 第 7 章 結論

本研究の総括を述べる。

## 参考文献

- [1] B. J. Baliga, “Semiconductors for high-voltage, vertical channel field-effect transistors” *Journal of Applied Physics*, Vol. 53, pp. 1759, 1982.
- [2] B. J. Baliga, “Power semiconductor device figure of merit for high-frequency applications” *IEEE Electron Device Letters*, Vol. 10, pp. 455, 1989.
- [3] T. Mimura, S. Hiyamizu, and K. Nanbu, “A new field-effect transistor with selective doped GaAs/n-Al<sub>x</sub>Ga<sub>1-x</sub>As heterojunctions” *Japanese Journal of Applied Physics*, Vol. 19, pp. 225, 1980.
- [4] S. Nakamura, M. Senoh, and T. Mukai, “p-GaN/n-InGaN/n-GaN double-heterostructure blue-light-emitting diodes” *Japanese Journal of Applied Physics*, Vol. 32, pp. L8, 1993.
- [5] S. Nakamura, M. Senoh, N. Iwasa, S. Nagahama, T. Yamada, and T. Mukai, “Superbright green InGaN single-quantum-well-structure light-emitting diodes” *Japanese Journal of Applied Physics*, Vol. 34, pp. L1332, 1995.
- [6] T. Mukai, D. Morita, and S. Nakamura, “High-power UV InGaN/AlGaN double-heterostructure LEDs” *Journal of Crystal Growth*, Vol. 189-190, pp. 778, 1998.
- [7] T. Mukai, H. Narimatsu, and S. Nakamura, “Amber InGaN-based light-emitting diodes operable at high ambient temperatures” *Japanese Journal of Applied Physics*, Vol. 37, pp. L479, 1998.
- [8] S. Nakamura, M. Senoh, S. Nagahama, N. Iwasa, T. Yamada, T. Matsushita, H. Kiyoku, and Y. Sugimoto, “InGaN-based multi-quantum-well-structure laser diodes” *Japanese Journal of Applied Physics*, Vol. 35, pp. L74, 1996.
- [9] T. Miyoshi, S. Masui, T. Okada, T. Yanamoto, T. Kozaki, S. Nagahama, and T. Mukai, “510-515 nm InGaN-based green laser diodes on *c*-plane GaN substrate” *Applied Physics Express*, Vol. 2, pp. 062201, 2009.
- [10] Y. Enya, Y. Yoshizumi, T. Kyono, K. Akita, M. Ueno, M. Adachi, T. Sumitomo, S. Tokuyama, T. Ikegami, K. Katayama, and T. Nakamura, “531 nm green lasing of InGaN based laser diodes on semi-polar  $\{20\bar{2}1\}$  free-standing GaN substrates” *Applied Physics Express*, Vol. 2, pp. 082101, 2009.
- [11] H. Yonezu, Y. Furukawa, and A. Wakahara, “III-V epitaxy on Si for photonics applications” *Journal of Crystal Growth*, Vol. 310, pp. 4757, 2008.
- [12] J. Wu, W. Walukiewicz, K. M. Yu, W. Shan, J. W. Ager, E. E. Haller, H. Lu, W. J. Schaff, W. K. Metzger, and S. Kurtz, “Superior radiation resistance of InGaN

- alloys: Full-solar-spectrum photovoltaic material system” *Journal of Applied Physics*, Vol. 94, pp. 6477, 2003.
- [13] M. A. Khan, J. N. Kuznia, D. T. Olson, J. M. Van Hove, M. Blasingame, and L. F. Reitz, “High-responsivity photoconductive ultra violet sensors based on insulating single-crystal GaN epilayers” *Applied Physics Letters*, Vol. 60, pp. 2917, 1992.
- [14] S. Yamaguchi, Y. Iwamura, and A. Yamamoto, “Thermoelectric properties of  $\text{Al}_{1-x}\text{In}_x\text{N}$  and  $\text{Al}_{1-y-z}\text{Ga}_y\text{In}_z\text{N}$  prepared by radio-frequency sputtering: Toward a thermoelectric power device” *Applied Physics Letters*, Vol. 82, pp. 2065, 2003.
- [15] B. P. Luther, S. D. Wolter, and S. E. Mohnhey, “High temperature Pt Schottky diode gas sensors on *n*-type GaN” *Sensors and Actuators B: Chemical*, Vol. 56, pp. 164, 1999.
- [16] K. Fujii, T. Karasawa, and K. Ohkawa, “Hydrogen gas generation by splitting aqueous water using *n*-type GaN photoelectrode with anodic oxidation” *Japanese Journal of Applied Physics*, Vol. 44, pp. L543, 2005.
- [17] M. A. Khan, J. N. Kuznia, A. R. Bhattarai, and D. T. Olson, “Metal semiconductor field effect transistor based on single crystal GaN” *Applied Physics Letters*, Vol. 62, pp. 1786, 1993.
- [18] M. A. Khan, J. N. Kuznia, D. T. Olson, W. J. Schaff, J. W. Burm, and M. S. Shur, “Microwave performance of a 0.25  $\mu\text{m}$  gate AlGaIn/GaN heterostructure field effect transistor” *Applied Physics Letters*, Vol. 65, pp. 1121, 1994.
- [19] J. Burm, W. J. Schaff, L. F. Eastman, H. Amano, and I. Akasaki, “75Å GaN channel modulation doped field effect transistors” *Applied Physics Letters*, Vol. 68, pp. 2849, 1996.
- [20] Q. Chen, M. A. Khan, J. W. Yang, C. J. Sun, M. S. Shur, and H. Park, “High transconductance heterostructure field-effect transistors based on AlGaIn/GaN” *Applied Physics Letters*, Vol. 69, pp. 794, 1996.
- [21] Y. -F. Wu, B. P. Keller, S. Keller, D. Kapolnek, P. Kozodoy, S. P. DenBaars, and U. K. Mishra, “Very high breakdown voltage and large transconductance realized on GaN heterojunction field effect transistors” *Applied Physics Letters*, Vol. 69, pp. 1438, 1996.
- [22] N. -Q. Zhang, B. Moran, S. P. DenBaars, U. K. Mishra, X. W. Wang, and T. P. Ma, “Kilovolt AlGaIn/GaN HEMT as switching devices” *Physica Status Solidi (a)*, Vol. 188, pp. 213, 2001.
- [23] R. Gaska, Q. Chen, J. Yang, A. Osinsky, M. A. Khan, and M. S. Shur, “High-temperature performance of AlGaIn/GaN HFETs on SiC substrates” *IEEE Electron Device Letters*, Vol. 18, pp. 492, 1997.

- [24] W. Saito, Y. Takada, M. Kuraguchi, K. Tsuda, I. Omura, T. Ogura, and H. Ohashi, "High breakdown voltage AlGa<sub>N</sub>-Ga<sub>N</sub> power-HEMT design and high current density switching behavior" *IEEE Transaction on Electron Devices*, Vol. 50, pp. 2528, 2003.
- [25] U. K. Mishra, and J. Singh, "Semiconductor device and physics and design" *Springer*, Equ. (9.5.16), 2008.
- [26] L. Shen, S. Heikman, B. Moran, R. Coffie, N. -Q. Zhang, D. Buttari, I. P. Smorchkova, S. Keller, S. P. DenBaars, and U. K. Mishra, "AlGa<sub>N</sub>/Al<sub>N</sub>/Ga<sub>N</sub> high-power microwave HEMT" *IEEE Electron Device Letters*, Vol. 22, pp. 457, 2001.
- [27] S. L. Selvaraj, A. Watanabe, and T. Egawa, "Enhanced mobility for MOCVD grown AlGa<sub>N</sub>/Ga<sub>N</sub> HEMT on Si substrate" *Device Research Conference*, pp. 221, 2011.
- [28] Y. Dora, A. Chakraborty, L. McCarthy, S. Keller, S. P. DenBaars, and U. K. Mishra, "High breakdown voltage achieved on AlGa<sub>N</sub>/Ga<sub>N</sub> HEMTs with integrated slant field plates" *IEEE Electron Device Letters*, Vol. 27, pp. 713, 2006.
- [29] Y. Uemoto, M. Hikita, H. Ueno, H. Matsuo, H. Ishida, M. Yanagihara, T. Ueda, T. Tanaka, and D. Ueda, "Gate injection transistor (GIT) - a normally-off AlGa<sub>N</sub>/Ga<sub>N</sub> power transistors using conductivity modulation" *IEEE Transaction on Electron Devices*, Vol. 54, pp. 3393, 2007.
- [30] W. B. Lanford, T. Tanaka, Y. Otoki, and I. Adesid, "Recessed-gate enhancement-mode Ga<sub>N</sub> HEMT with high threshold voltage" *Electronics Letters*, Vol. 41, pp. 449, 2005.
- [31] Y. Cai, Y. Zhou, K. J. Chen, and K. M. Lau, "High-performance enhancement-mode AlGa<sub>N</sub>/Ga<sub>N</sub> HEMTs using fluoride-based plasma treatment" *IEEE Electron Device Letters*, Vol. 26, pp. 435, 2005.
- [32] C. Y. Chang, S. J. Pearton, C. F. Lo, F. Ren, I. I. Kravchenko, A. M. Dabiran, A. M. Wowchak, B. Cui, and P. P. Chow, "Development of enhancement mode Al<sub>N</sub>/Ga<sub>N</sub> high electron mobility transistors" *Applied Physics Letters*, Vol. 94, pp. 263505, 2009.
- [33] F. Medjdoub, M. Van Hove, K. Cheng, D. Marcon, M. Leys, and S. Decoutere, "Novel E-Mode Ga<sub>N</sub>-on Si MOSHEMT using a selective thermal oxidation" *IEEE Electron Device Letters*, Vol. 31, pp. 948, 2010.
- [34] M. Kanamura, T. Ohki, T. Kikkawa, K. Imanishi, T. Imada, A. Yamada, and N. Hara, "Enhancement-mode Ga<sub>N</sub> MIS-HEMTs with *n*-Ga<sub>N</sub>/*i*-Al<sub>N</sub>/*n*-Ga<sub>N</sub> triple cap layer and high-*k* gate dielectrics" *IEEE Electron Device Letters*, Vol. 31, pp. 189, 2010.
- [35] K. Matocha, T. P. Chow, and R. J. Gutmann, "High-voltage normally off Ga<sub>N</sub>

- MOSFETs on sapphire substrates” *IEEE Transaction on Electron Devices*, Vol. 52, pp. 6, 2005.
- [36]T. Oka, and T. Nozawa, “AlGaN/GaN recessed MIS-Gate HFET with high-threshold-voltage normally-off operation for power electronics applications” *IEEE Electron Device Letters*, Vol. 29, pp. 668, 2008.
- [37]H. Otake, K. Chikamatsu, A. Yamaguchi, T. Fujishima, and H. Ohta, “Vertical GaN-based trench gate metal oxide semiconductor field-effect transistors on GaN bulk substrates” *Applied Physics Express*, Vo. 1, pp. 011105, 2008.

## 第 2 章

# 実験方法と評価手法

### 2.1 Schrödinger-Poisson 方程式

Schrödinger-Poisson 方程式により、半導体積層構造のバンド構造、キャリア分布を求める理論計算を行った。[1][2] AlGaIn/GaN 界面の 2DEG は Å オーダーで分布しているため、量子効果が表れ、電子分布の計算には Schrödinger 方程式の適用が必要となる。

一般的な Schrödinger 方程式、Poisson 方程式は、それぞれ式(2.1.1)、式(2.1.2)で表される。

$$\left(-\frac{\hbar}{2m^*}\nabla^2 + V_{(r,t)}\right)\psi_{(r,t)} = i\hbar\frac{\partial}{\partial t}\psi_{(r,t)} \quad (2.1.1)$$

$$\nabla^2\phi_{(r)} = -\frac{\rho}{\epsilon} \quad (2.1.2)$$

本研究では、時間を考慮しない定常状態での一次元系において、理論計算を行った。時間を考慮しない一次元系の計算では、式(2.1.1)、式(2.1.2)を、それぞれ、式(2.1.3)、式(2.1.4)のように表す事ができる。

$$\left(-\frac{\hbar}{2m^*}\frac{d^2}{dx^2} + V\right)\psi = E\psi \quad (2.1.3)$$

$$\frac{d^2}{dx^2}\phi = -\frac{\rho}{\epsilon} \quad (2.1.4)$$

ここで、 $\hbar$  は Planck 定数、 $m^*$  は有効質量、 $V$  はポテンシャル、 $\psi$  は波動関数、 $E$  はエネルギー固有値、 $\phi$  は静電ポテンシャル、 $\rho$  は電荷分布、 $\epsilon$  は誘電率である。図 2.1 に示されるような計算フローチャートにより、Schrödinger-Poisson 方程式を解き、自己矛盾のない解を求めた。




図 2.1 A flow chart of Schrödinger-Poisson solver.

初期条件として  $E_g$ 、仕事関数  $\phi_s$ 、比誘電率  $\epsilon_r$ 、有効質量  $m^*$ 、ドナー濃度  $N_d$ 、アクセプタ濃度  $N_a$  の材料固有のパラメータを与える。与えられたパラメータより、伝導帯の等価状態密度 ( $E_c$ )、価電子帯の等価状態密度 ( $E_v$ )、電子濃度 ( $n_0$ )、ホール濃度 ( $p_0$ ) の初期条件が求められる。Schrödinger 方程式を変形して得られる式(2.1.5)により  $E$ 、 $\psi$  が得られる。(式導出は Ref[2]参照。)

$$H\Phi = \lambda\Phi \quad (2.1.5)$$

得られた  $E$ 、 $\psi$  を用いて、式(2.1.6)により  $n_{(x)}$  が得られる。

$$n(x) = \sum_{k=1}^n \psi_k^*(x) \psi_k(x) \frac{m^*}{\pi \hbar^2} \int_{E_k}^{\infty} \frac{1}{1 + e^{(E - E_F)/k_B T}} dE \quad (2.1.6)$$

得られた  $n_{(x)}$  を用いて、式(2.1.7)より  $\phi$  が得られる。

$$C' \delta\phi = -\xi \quad (2.1.7)$$

得られた  $\phi$  を用いて、式(2.1.8)により初期条件の  $V_{(x)}$  を求め、 $\Delta E \approx 0$  となるまで式(2.1.5)から式(2.1.8)までの計算を繰り返す。

$$V(x) = -q\phi(x) + \Delta E \quad (2.1.8)$$

このように、それぞれの解が収束するまで計算を繰り返す事により、自己矛盾無しに、系のバンド構造、キャリア分布の理論計算を行う事が可能となる。

## 2.2 試料作製方法


### 2.2.1 有機金属気相成長法

有機金属気相成長法(Metal organic chemical vapor deposition : MOCVD)とは、気相状態の有機金属原料を基板へ供給し、基板上での熱分解反応により半導体薄膜を結晶成長させる成膜方法である。MOCVD 法の特徴は、

- 気相成長であるため、高均一、大面積、多数枚成長が可能。
- 原料を気相状態で供給するため、成膜レートは原料供給量で制御できる。
- 混晶組成比は、供給する原料組成比で制御できる。
- 急峻なヘテロ接合や、*pn* 接合が比較的容易に製作できる。

以上の特徴より、MOCVD 法は、GaAs、GaN 等の化合物半導体を結晶成長させる方法として、最も一般的に用いられている。

MOCVD 法による GaN 結晶成長の基本的な化学式は、



で表される。実際には、キャリアガス、基板表面での原子の吸着、脱離等の影響により、式(2.2.1)より複雑な反応となる。GaN 結晶成長過程は、Ⅲ族原料の熱分解、基板表面でのマイグレーション、V族原子との反応過程とで考える事ができる。供給されたⅢ族原料は、加熱された基板上で各構成原子に分解され、基板表面に吸着する。基板表面に到達したⅢ族原子は、基板表面でのマイグレーションにより、表面エネルギーの安定な位置まで移動する。Ⅲ族原子のマイグレーション後、V族原子と反応が起こり結晶が成長される。表面マイグレーション後の原子位置は、成長基板の結晶構造、格子間距離、オフ角、表面状態等で決定されるため、MOCVD は、基板の情報を引継ぎながら結晶成長されるエピタキシャル成長となる。以上の成長過程より、MOCVD 法において、成長温度、成長圧力、V/Ⅲ比が、表面状態、結晶性に大きく影響する重要な成長パラメータといえる。主に、成長圧力が表面吸着、脱離速度、成長温度が表面マイグレーション距離、V/Ⅲ比がV族原子との反応確率を決定する要因となる。

本研究では、GaN の結晶成長に図 2.2 で表される縦型の 2 インチ基板用高速回転型 MOCVD 炉を用いた。高速回転型 MOCVD 炉であるため、図 2.3 のように *m* 面 GaN 基板周囲にサファイア基板を配置し、*m* 面 GaN 基板上への結晶成長を行った。成長用原料には、Ⅲ族原料として、トリメチルガリウム(Trimethylgallium : TMGa)、トリメチルアルミニウム(Trimethylaluminum : TMAI)、V族原料としてアンモニア(Ammonia : NH<sub>3</sub>)、Si 不純物ドーパントとしてジシラ

ン(Disilane :  $\text{Si}_2\text{H}_6$ )、鉄(Iron : Fe)不純物ドーパントとしてシクロペンタジエニル  
 アイロン(Cyclopentadienyl iron :  $\text{Cp}_2\text{Fe}$ )、キャリアガスとして窒素(Nitrogen :  $\text{N}_2$ )、  
 水素(Hydrogen :  $\text{H}_2$ )が用いられた。




図 2.2 A schematic structure of the vertical-type MOCVD furnace.




図 2.3 A substrate setting pattern on the MOCVD susceptor.

## 2.2.2 プラズマ化学気相成長

プラズマ化学気相成長(Plasma-enhanced chemical vapor deposition : PECVD)とは、プラズマを援用した CVD 成膜の事である。PECVD 法の特徴は、プラズマを利用して供給原料を分解する事により、低い基板温度でも良質な薄膜を形成できる点である。また、原料をプラズマで分解しているため成膜速度を上げる事も容易に可能で、Si トランジスタ製造工程、GaN 研究においても一般的に用いられている絶縁膜の成膜方法である。

本研究では PECVD で成膜された  $\text{Si}_x\text{N}_y$  膜を、AlGaIn/GaN FET の表面保護膜、ゲート絶縁膜として用いた。本研究の PECVD 装置は、Plasma-Therm 社製 790 型が用いられた。図 2.4 に PECVD 装置の概略図を示す。 $\text{Si}_x\text{N}_y$  成膜は、基板温度  $250^\circ\text{C}$ 、成膜用ガスとしてシラン(Silane :  $\text{SiH}_4$ )、 $\text{NH}_3$ 、ヘリウム(Helium : He)を用いて行われた。成膜された  $\text{Si}_x\text{N}_y$  膜の屈折率は 2 程度、 $\epsilon_r = 7$  であった。PECVD 成膜の欠点として、成膜ウェハ表面へのプラズマダメージが挙げられる。特に GaN ではプラズマダメージにより、電流コラプスの発生も報告されている。[3] 本研究では、*c* 面 AlGaIn/GaN HEMT において電流コラプスが観察されない成膜条件の  $\text{Si}_x\text{N}_y$  膜を用いた。




図 2.4 A schematic structure of the PECVD chamber.

### 2.2.3 原子層堆積

原子層堆積(Atomic layer deposition : ALD)とは、基板上へ原料を交互供給する事で、主に酸化薄膜を均一膜厚で原子層成膜できる成膜方法である。図 2.5 に ALD 成膜過程を示す。図 2.5 中の A→B→C→D→A→・・・と繰り返す事で成膜が進んでゆく。A では、原料が供給された基板表面で、化学吸着により原料の堆積が起こる。B において、過剰元素が不活性ガスのパージにより排出される。C では、酸化剤により基板表面に吸着された原料が酸化される事で、酸化膜が形成される。D において、余分な原料が排出される。基本的には、1 サイクルで 1 原子層のみが成膜される。ALD は、Si トランジスタにおける high- $\kappa$ 絶縁膜の成膜用途にも利用されている。

本研究では、ALD によりゲート絶縁膜  $\text{Al}_2\text{O}_3$  の成膜を行った。ALD 成膜装置として、Oxford Instruments 社製 FlexAL が用いられた。成膜温度  $300^\circ\text{C}$ 、成膜用ガス TMAI、水( $\text{H}_2\text{O}$ )、アルゴン(Argon : Ar)を用いて、成膜レート  $1.1\text{\AA}/\text{s}$  で  $\epsilon_r = 7.75$  の  $\text{Al}_2\text{O}_3$  が成膜された。




図 2.5 A reaction model of ALD cycle.

## 2.2.4 反応性イオンエッチング

反応性イオンエッチング(Reactive ion etching : RIE)とは、エッチングガスをプラズマ化し、半導体試料に照射する事でドライエッチングを行う半導体エッチング方法の一種である。ドライエッチング過程には、物理エッチングと化学エッチングの2種類が存在するが、RIEでは比較的化学エッチング量が多く、プラズマダメージの少ないエッチング工程が可能となる。RIEは、Siトランジスタ製造工程、GaN研究でも一般的に用いられているエッチング方法である。

本研究では、AlGaN/GaN構造の素子分離エッチング、AlGaNのリセスエッチングに、Plasma-Therm社製のRIE装置が用いられた。図2.6にRIEチャンバの概略構造を示す。素子分離エッチングは、三塩化ホウ素(Boron chloride :  $\text{BCl}_3$ )ガスを用いて100 W、1minのプリエッチング後、塩素(Chlorine :  $\text{Cl}_2$ )ガスを使用し100 W、2 minのエッチングを行った。 $\text{Cl}_2$ ガスによるAlGaN/GaN構造のエッチングレートは、およそ80 nm/min。 $\text{BCl}_3$ プリエッチングを導入する事で、AlGaN表面の自然酸化膜が除去され、安定したエッチングレートが実現される。[4] リセスエッチングは、 $\text{BCl}_3$ ガスを用いて15 W、1 min 40 sのプリエッチング後、 $\text{BCl}_3$ と $\text{Cl}_2$ 混合ガスを用いて15 Wの本エッチングを行った。リセスエッチング時のAlGaNエッチングレートを、およそ1 Å/sとした。




図 2.6 A schematic structure of the RIE chamber.

## 2.3 評価手法

### 2.3.1 原子間力顕微鏡

原子間力顕微鏡(Atomic force microscopy : AFM)とは、試料表面とプローブ間に働く Van der Waals 力を検出する事により、原子層レベルの表面状態を観察できる測定方法である。図 2.7 に AFM 測定原理図を示す。AFM では、試料表面とプローブ間の原子に働く Lennard-Jones ポテンシャルによって、カンチレバー上下方向の位置を検出している。カンチレバーを試料表面でスキャンさせながら、上下位置のマッピングを取る事で、試料表面形状を nm オーダーで観察する事ができる。AFM には、プローブと試料をコンタクトさせるコンタクトモードと、プローブと試料をコンタクトさせないノンコンタクトモードとがある。

本研究では、ノンコンタクトモードの一種である、タッピングモードで試料の表面観察を行った。タッピングモードとは、圧電素子によりカンチレバーを上下に震動させながら、試料表面の凹凸を検出する方法である。AFM 測定装置には、Veeco 社製の Dimension 3100 が用いられた。




図 2.7 A schematic of the AFM measurement.

### 2.3.2 X線回折

X線回折(X-ray diffraction : XRD)とは、試料に入射されたX線の回折現象を測定する方法であり、試料の格子定数、結晶性評価を行う事ができる。XRDの原理は、式(2.3.1)で表される Bragg の回折条件で説明される。

$$2d \sin \theta = n\lambda \quad (2.3.1)$$

ここで、 $d$ は格子間隔、 $\theta$ は回折角、 $n$ は整数、 $\lambda$ は入射X線の波長である。図2.8に Bragg の回折を図示する。回折条件が満たされる場合のみ、散乱波は強め合うため、 $\theta$ 、 $n$ 、 $\lambda$ が既知であれば、格子間隔 $d$ を導出できる。XRD プロファイルでは、回折角は格子間隔、面方位を、ピークの半値全幅 (Full width at half maximum : FWHM)は、格子面の配列完全性を、回折強度は、原子の種類、結晶の膜厚を反映する。

本研究では、XRD 測定に PHILLIPS 社製 X'Pert-MRD を用いた。X線源として、 $\lambda=1.54 \text{ \AA}$  の銅(Copper : Cu)の  $K\alpha$ 線を使用した。




図 2.8 A schematic of Bragg's law.

### 2.3.3 容量-電圧特性

容量-電圧(Capacitance-voltage :  $C-V$ )特性により、MIS 構造の絶縁膜容量、絶縁膜膜厚、バリア高さ( $\phi_B$ )、トラップ密度等を求める事ができる。容量測定は、直流電圧を印加する事でバンド構造を変化させた状態において、5~10 mV の交流電圧を上乗せで印加する事により行われた。C-V 測定の基本式は、式(2.3.2)で表される。

$$C = \frac{dQ}{dV} \quad (2.3.2)$$

ここで、 $\frac{dQ}{dV}$  は電圧変化に対する電荷の変化量である。MIS 構造絶縁膜の容量は、

$$C = \varepsilon \frac{S}{d} \quad (2.3.3)$$

で表され、 $\varepsilon$ は絶縁膜の誘電率、 $S$ は電極面積、 $d$ は絶縁膜膜厚である。




図 2.9 A band diagram of Schottky metal on a  $n$ -type semiconductor.

$\phi_B$  は、図 2.9 のバンド図で表される構造においては、ビルトインポテンシャル( $V_{bi}$ )と電導帯のエネルギー $E_{f0}(=E_c-E_F)$ より、式(2.3.4)を用いて求められる。

$$\phi_B = \frac{V_{bi} + E_{f0}}{q} \quad (2.3.4)$$

$V_{bi}$  は  $1/C^2-V$  プロットから、式(2.3.5)により求められる。

$$\frac{1}{C^2} = \frac{2}{q\varepsilon N_d} (V_{bi} - V) \quad (2.3.5)$$

ここで、 $N_d$ は半導体中のドナー濃度である。導出された  $N_d$  を使用して、式(2.3.6)より  $E_{f0}$  が求められる。

$$E_{f0} = E_C - E_F = k_B T \ln \left( \frac{N_C}{N_d} \right) \quad (2.3.6)$$

本研究では、 $N_c=2.23 \times 10^{18} \text{ cm}^{-3}$ [5]を使用して  $\phi_B$  が求められた。

光励起  $C$ - $V$ 法は、ワイドバンドギャップを持つ GaN の MIS 界面準位を評価できる有力な手法である。[6] GaN において、MIS 界面準位は電流コラプスの原因となるため、[7] 評価しなければならない欠陥であるにもかかわらず、一般的手法である高周波-低周波法、[8] コンダクタンス法[9]等の手法では、GaN の深い界面準位の評価が難しい。 $C$ - $V$ スイープ時のバイアス印加だけでは、MIS 界面に存在する深い界面準位からのキャリア捕獲、放出過程が得られないためである。光励起  $C$ - $V$ 法では、UV 光照射により、深いトラップ準位にトラップされたキャリアを強制的に放出させる事ができ、ワイドバンドギャップを有する GaN の MIS 界面評価が可能となる。本手法では、暗状態の  $C$ - $V$ カーブを理想状態のカーブとし、UV 照射後の  $C$ - $V$ カーブを界面準位を含んだ状態のカーブとして、Terman 法[10]の式(2.3.7)により界面準位密度(Interface state density :  $D_{it}$ )の評価を行った。

$$D_{it} = \frac{C_{ox}}{qA} \left( \frac{d\Delta V}{d\psi_s} \right) \quad (2.3.7)$$

ここで、 $A$  は Schottky 電極の面積、 $\Delta V$  は理想状態の  $C$ - $V$ カーブと界面準位を含んだ  $C$ - $V$ カーブとの電圧シフト量、 $\psi_s$  は半導体のポテンシャルである。実際の測定手順と測定結果を図 2.10 に示す。

- ① 空乏バイアス状態から蓄積バイアス状態にスイープし、MIS 構造内の電子トラップを電子で満たす。
- ② 再度の空乏から蓄積バイアスへのスイープにより理想状態  $C$ - $V$ 曲線が得られる。(図 2.10 中 A→B) 深い界面準位にトラップされているキャリアは、時係数が長いため、このスイープでは放出されないと考える。
- ③ 空乏バイアス状態において、UV 光を照射することで、深い界面準位にトラップされている電子が励起される。(図 2.10 中 A→C) この時、空乏容量は増加する。イオン化した固定電荷と自由キャリアの電荷による容量が増加するためである。
- ④ UV 光照射終了後、空乏状態を保持したまま自由キャリアが放出されるまで待つ。(図 2.10 中 C→D) 自由キャリア放出後も、空乏容量は UV 照射前より増加している。これは、界面準位、バルク中トラップによる固定電荷の影響のためである。

- ⑤  $C$ - $V$ スイープを行い、界面準位からの影響を含んだ  $C$ - $V$ カーブが得られる。  
 (図 2.10 中  $D \rightarrow E \rightarrow F$ )
- ⑥ UV 照射前後の  $C$ - $V$ カーブから Terman 法の式(2.3.7)により、 $D_{it}$ を求める。




図 2.10  $C$ - $V$  curves of photoassisted method. [6]

本研究では、 $C$ - $V$ 測定により、絶縁膜膜厚、誘電率、AlGaIn/GaN 構造の 2DEG 濃度、GaN 中の  $N_d$ 、表面バリア高さ  $\phi_B$ 、MIS 界面準位  $D_{it}$  の評価を行った。測定周波数は全て 1MHz とした。

### 2.3.4 電流-電圧特性

電流-電圧(Current-Voltage :  $I$ - $V$ )特性により、Schottky 電極の理想因子  $n$  を求める事ができる。Schottky 電極の  $I$ - $V$ 特性より、式(2.3.8)を用いて、 $n$  を導出した。

$$J = A^* T^2 \exp\left(\frac{-q\phi_B}{k_B T}\right) \left[ \exp\left(\frac{qV}{nk_B T}\right) - 1 \right] \quad (2.3.8)$$

ここで、 $J$ は電流密度、 $A^*$ は Richardson 定数、 $T$ は絶対温度、 $k_B$ は Boltzman 定数、 $V$ は印加電圧である。 $\log I$ - $V$ カーブの傾きから  $n$  が求められる。本研究では、GaN の Richardson 定数を、 $A^*=26 \text{ A/cm}^2\text{K}^2$  とした。[11]

### 2.3.5 伝送長法

伝送長法(Transmission line method : TLM)とは、電極間隔を変更させた半導体の抵抗を測定する事により、シート抵抗 ( $R_{\text{sheet}}$ )、コンタクト抵抗( $R_c$ )を評価する方法である。図 2.11(a)に TLM サンプル構造を、(b)に TLM 測定例を示す。図 2.11(a)中で、 $L$ は電極間隔、 $W$ は電極幅、 $R_c$ はコンタクト抵抗、 $R_{\text{sheet}}$ はシート抵抗である。 $I$ - $V$ 特性から求められる抵抗値( $R$ )を  $L$  に対してプロットすると図 2.11(b)が得られる。図 2.11(b)の直線の傾きを  $a$ 、切片を  $b$  とすると、 $R_{\text{sheet}}$ 、 $R_c$  は以下の式で表される。

$$R_{\text{sheet}} = \frac{a}{W} \quad (2.3.9)$$

$$R_c = \frac{b}{2} \quad (2.3.10)$$

本研究では、TLM を用いて、 $R_{\text{sheet}}$ 、 $R_c$  の測定を行った。作製した TLM パターンは、 $W=150 \mu\text{m}$ 、 $L=5,10,15,20,25 \mu\text{m}$  とした。 $W \gg L$  であるため、端面の影響が小さく、正確な評価結果が得られるといえる。




図 2.11 (a) A sample structure and (b) a measurement result of TLM.

### 2.3.6 Hall 効果測定

Hall 効果測定とは、キャリアに働く Lorentz 力により生じる Hall 起電力から、試料中キャリアの型、移動度、濃度を求める事ができる評価方法である。Hall 効果測定の原理は図 2.12 で表さる。電流が流れる半導体試料に磁場を印加した際、キャリアに働く Lorentz 力により、電流、磁界の両方に直交する方向に Hall 起電力が現れ、Hall 係数  $R_H$  は式(2.3.11)で定義される。

$$R_H = \frac{E}{JB} \quad (2.3.11)$$

ここで、 $E$  は電流端子間に印加される電界、 $J$  は電流密度、 $B$  は磁場である。また、 $J$  は式(2.3.12)で表す事ができる。

$$J = qn\mu \quad (2.3.12)$$

ここで、 $n$  はキャリア濃度、 $\mu$  は移動度である。以上より、 $R_H$  は式. (2.3.13) で表され、

$$R_H = \frac{1}{qn} \quad (2.3.13)$$

$R_H$  を求めれば  $n$  を求める事ができる。さらに、試料の導電率( $\sigma$ )から、式. (2.3.14) を用いて  $\mu$  が求められる。

$$\mu = \frac{\sigma}{qn} \quad (2.3.14)$$

本研究では、Hall バー形状のパターンを用いて、Hall 効果測定を行った。測定条件は、 $I=1 \mu\text{A}$ 、 $B=0.2 \text{T}$  とした。




図 2.12 A schematic of Hall effect measurement.

## 参考文献

- [1] BandEng, [my.ece.ucsb.edu/mgrundmann/bandeng/](http://my.ece.ucsb.edu/mgrundmann/bandeng/)
- [2] I-H. Tan, G. L. Snider, L. D. Chang, and E. L. Hu, "A self-consistent solution of Schrödinger-Poisson equations using a nonuniform mesh" *Journal of Applied Physics*, Vol. 68, pp. 4071, 1990.
- [3] T. Hashizume, and R. Nakasaki, "Discrete surface state related to nitrogen-vacancy defect on plasma-treatment GaN surfaces" *Applied Physics Letters*, Vol. 80, pp. 4564, 2002.
- [4] D. Buttari, A. Chini, T. Palacios, R. Coffie, L. Shen, H. Xing, S. Heikman, L. McCarthy, A. Chakraborty, S. Keller, and U. K. Mishra, "Origin of etch delay time in Cl<sub>2</sub> dry etching of AlGaIn/GaN structures" *Applied Physics Letters*, Vol. 83, pp. 4779, 2003.
- [5] W. Gotz, N. M. Johnson, C. Chen, H. Liu, and W. Imler, "Activation energies of Si donors in GaN" *Applied Physics Letters*, Vol. 68, pp. 3144, 1996.
- [6] B. L. Swenson, and U. K. Mishra, "Photoassisted high-frequency capacitance-voltage characterization of the Si<sub>3</sub>N<sub>4</sub>/GaN interface" *Journal of Applied Physics*, Vol. 106, pp. 064902, 2009.
- [7] R. Vetry, N. Q. Zhang, S. Keller, and U. K. Mishra, "The impact of surface states on the DC and RF characteristics of AlGaIn/GaN HFETs" *IEEE Transaction on Electron Devices*, Vol. 48, pp.560, 2001.
- [8] C. N. Berglund, "Surface states at steam-grown silicon-silicon dioxide interface", *IEEE Transaction on Electron Devices*, Vol. 13, pp. 701, 1966.
- [9] E. H. Nicollian, and A. Goetzberger, "The Si-SiO<sub>2</sub> interface-electrical properties as determine by the MIS conductance technique" *Bell System Technical Journal*, Vol. 46, pp. 1055, 1967.
- [10] L. M. Terman, "An investigation of surface state at a silicon/silicon dioxide interface employing metal-oxide-silicon diodes" *Solid-State Electronics*, Vol. 5. pp. 285, 1962.
- [11] L.S. Yu, Q. Z. Liu, Q. J. Xing, D. J. Qiao, S. S. Lau, and J. Redwing, "The role of the tunneling component in the current-voltage characteristics of metal-GaN Schottky diodes" *Journal of Applied Physics*, Vol. 84, pp. 2099, 1998.

## 第3章

# 非極性 $m$ 面 AlGa<sub>N</sub>/Ga<sub>N</sub> 電界効果トランジスタの設計

### 3.1 緒言

本章では、非極性  $m$  面 AlGa<sub>N</sub>/Ga<sub>N</sub> 構造を用いた、ノーマリオフ型 AlGa<sub>N</sub>/Ga<sub>N</sub> FET の設計を行った。

3.2 では、極性  $c$  面 AlGa<sub>N</sub>/Ga<sub>N</sub> 構造と非極性  $m$  面 AlGa<sub>N</sub>/Ga<sub>N</sub> 構造を比較し、分極電荷が  $V_{th}$  へ与える影響について、3.3 では、 $c$  面 Ga<sub>N</sub> と  $m$  面 Ga<sub>N</sub> のバンド構造、キャリア移動度、表面バリア高さの物性値比較について論じる。3.4 では、リセス MIS 構造ノーマリオフ型  $m$  面 AlGa<sub>N</sub>/Ga<sub>N</sub> FET を提案し、非極性  $m$  面 AlGa<sub>N</sub>/Ga<sub>N</sub> 構造の特徴を活かしたデバイス設計について、3.5 では本章における結論を述べる。

### 3.2 非極性 $m$ 面 AlGa<sub>N</sub>/Ga<sub>N</sub> 構造

GaN は六方ウルツ鉱構造を持つことから、結晶の面方位によって異方性を持つ材料である。図 3.1(a)に六方ウルツ鉱構造の結晶構造と、(b)に面方位を示す。ミラー指数[0001]で表される極性  $c$  軸方向では、Ⅲ族の Ga 原子、Ⅴ族の N 原子がシート状に交互に積層されているため、電気的なダイポールが発生する。同一結晶内部のダイポール電荷は、全て遮蔽されるため外部には発生せず、異種結晶との界面のみに遮蔽されない電荷が残る。このダイポールが原因となり発生した電荷が分極電荷である。[1]

一方、ミラー指数[10 $\bar{1}$ 0]で表される非極性  $m$  軸方向では、Ga、N 原子が面内で交互に配列しているため、同一面内において Ga 原子と N 原子の数は等しく、ダイポールは発生しない。このため、 $m$  面 Ga<sub>N</sub> では  $c$  面 Ga<sub>N</sub> のような分極電荷は発生しない。



図 3.2(a) に  $c$  面、(b)に  $m$  面 AlGaIn/GaN 構造における、分極を考慮した電荷分布とバンド図を示す。図 3.2(a)の電荷分布に示されるように、 $c$  面 AlGaIn/GaN 構造では、分極効果により AlGaIn 両端に分極電荷 $+P_{(\text{AlGaIn})}$ 、 $-P_{(\text{AlGaIn})}$ がそれぞれ生じる。同様に GaN 両端においても、 $+P_{(\text{GaN})}$ 、 $-P_{(\text{GaN})}$ がそれぞれ生じる。しかし、AlGaIn 表面、GaN/基板界面では電氣的に中性が保たれる。これは、AlGaIn 表面では $-P_{(\text{AlGaIn})}$ に等しい $+qN_d$ が、GaN/基板界面では $+P_{(\text{GaN})}$ に等しい $-Q_{\text{scr}}$ の遮蔽電荷が生じるためである。AlGaIn 表面の  $N_d$  は、AlGaIn 表面の N 空孔、表面酸化等によって形成されたドナー準位に起因し、[2] 基板側の $-Q_{\text{scr}}$  は GaN/基板界面の多量の欠陥により導入される電荷である。一方、AlGaIn/GaN 界面においては、 $+P_{(\text{AlGaIn})}$ と $-P_{(\text{GaN})}$ が等しくないため、電荷中性条件を満たすために、

$$n_s = \frac{+P_{(\text{AlGaIn})} - P_{(\text{GaN})}}{q} \quad (3.2.1)$$

の電子濃度を持つシート電荷が生じる。このシート電荷は、AlGaIn/GaN 界面の数 Å のみに分布したキャリアであるため、2DEG と呼ばれる。ここで、 $n_s$  の値の見積もりを行う。分極電荷  $P$  は式(3.2.2)で表される。

$$P = P_{\text{SP}} + P_{\text{PZ}} \quad (3.2.2)$$

$P_{\text{SP}}$  は材料自体の持つ分極電荷であり自発分極、 $P_{\text{PZ}}$  は材料の歪により生じる分極電荷でありピエゾ分極である。一般的に、GaN は膜厚数 $\mu\text{m}$  程度と厚いため無歪と考える事ができ、 $P_{\text{PZ}(\text{GaN})}=0$  とする。AlGaIn の  $P_{\text{SP}(\text{AlGaIn})}$ 、 $P_{\text{PZ}(\text{AlGaIn})}$  は式(3.2.3)、(3.2.4)で、それぞれ表される。

$$P_{\text{SP}(\text{AlGaIn})} = P_{\text{SP}(\text{AlN})}X + P_{\text{SP}(\text{GaN})}(1 - X) \quad [3] \quad (3.2.3)$$

$$P_{\text{PZ}(\text{AlGaIn})} = 2 \frac{a_{(\text{AlGaIn})} - a_{0(\text{AlGaIn})}}{a_{0(\text{AlGaIn})}} \left( e_{31} - e_{33} \frac{C_{13}}{C_{33}} \right) \quad [4] \quad (3.2.4)$$

ここで、 $P_{\text{SP}(\text{AlGaIn})}$  は AlN の自発分極パラメータ  $P_{\text{SP}(\text{AlN})}$  と、GaN の自発分極パラメータ  $P_{\text{SP}(\text{GaN})}$  から Vegard 則を用いて求められる。 $P_{\text{PZ}(\text{AlGaIn})}$  は、実際の AlGaIn の  $a$  軸格子長  $a_{(\text{AlGaIn})}$ 、無歪 AlGaIn の  $a$  軸格子長  $a_{0(\text{AlGaIn})}$ 、圧電定数  $e^{**}$ 、弾性定数  $C^{**}$  用いて、式(3.2.4)より求められる。表 3.1 に GaN、AlN、 $\text{Al}_{0.3}\text{Ga}_{0.7}\text{N}$ 、それぞれの分極パラメータを示す。 $\text{Al}_{0.3}\text{Ga}_{0.7}\text{N}$  の分極パラメータは、GaN、AlN の分極パラメータより Vegard 則を用いて求められた。図 3.3 に、表 3.1 から求められた  $c$  面  $\text{Al}_X\text{Ga}_{1-X}\text{N}/\text{GaN}$  構造の  $n_s$  を、 $X=0\sim 1$  とした場合において示す。AlGaIn の歪量によって  $P_{\text{PZ}(\text{AlGaIn})}$  が変化するため、AlGaIn が完全に歪んでいる場合(Strained)と、全く歪んでいない場合(Relaxed)のそれぞれの場合について  $n_s$  を図示する。実際の  $n_s$  はこれら 2 本の曲線間の値を取ることになり、 $c$  面 AlGaIn/GaN 構造において報告されている一般的な  $n_s$  の値もこれに従っている。[5][6] 図 3.3 より、

$\text{Al}_{0.3}\text{Ga}_{0.7}\text{N}$  の場合、 $n_s \sim 10^{13} \text{ cm}^{-2}$  が得られる事が分かる。

一方、図 3.2(b)に示されている  $m$  面  $\text{AlGaN}/\text{GaN}$  構造では、分極電荷が存在しないため、 $\text{AlGaN}/\text{GaN}$  界面において 2DEG は発生しない。

表 3.1 Polarization parameters of GaN, AlN, and  $\text{Al}_{0.3}\text{Ga}_{0.7}\text{N}$ . [7] [8]

Parameter	GaN	AlN	$\text{Al}_{0.3}\text{Ga}_{0.7}\text{N}$
$P_{\text{sp}} (\text{C}/\text{m}^2)$	-0.03	-0.08	-0.04
$a_0 (\text{\AA})$	3.19	3.11	3.16
$e_{31} (\text{C}/\text{m}^2)$	-0.49	-0.60	-0.52
$e_{33} (\text{C}/\text{m}^2)$	0.73	1.46	0.95
$C_{31} (\text{GPa})$	103	108	104
$C_{33} (\text{GPa})$	405	373	393




図 3.3 Al content dependence of  $n_s$  on strained and relaxed  $c$ -plane  $\text{AlGaN}/\text{GaN}$  structures.

次に、この分極電荷が  $V_{th}$  へ与える影響について計算を行う。図 3.2(a) に表されている AlGaIn/GaN 構造のバンド構造から、 $V_{th}$  は式(3.2.5)で表される。

$$V_{th} = \frac{\phi_B}{q} - \frac{dP}{\varepsilon} - \frac{q}{\varepsilon} \int_0^d N_d(x) dx - \frac{\Delta E_c}{q} + \frac{E_{f0}}{q} - \frac{qdN_{st}}{\varepsilon} - \frac{qN_b}{C_b} \quad [9] \quad (3.2.5)$$

ここで、 $\phi_B$  は表面バリア高さ、 $q$  は電子の電荷量、 $d$  は AlGaIn 膜厚、 $P$  は分極電荷、 $\varepsilon$  は AlGaIn の誘電率、 $N_d(x)$  は AlGaIn 中のドナー濃度、 $\Delta E_c$  は AlGaIn/GaN 界面のコンダクションバンドオフセット量、 $E_{f0}$  は GaN バッファ層の  $E_c$  と  $E_F$  とのエネルギー差、 $N_{st}$  は表面トラップ密度、 $N_b$  は GaN バッファ層中のトラップ密度、 $C_b$  はバッファ層-チャンネル層間の容量である。

式(3.2.5)を用いて  $c$  面と  $m$  面 AlGaIn/GaN 構造における  $V_{th}$  の比較を行った。ここで、 $\phi_B=1.6$  eV、[2] AlGaIn の Al 組成  $X=0.3$ 、膜厚  $d=20$  nm、AlGaIn の比誘電率  $\varepsilon_r=9$ 、不純物濃度  $N_{d(AlGaIn)}=10^{16}$  cm<sup>-3</sup>、GaN の不純物濃度  $N_{d(GaN)}=10^{16}$  cm<sup>-3</sup>、 $\Delta E_c=0.54$  eV、 $N_{st}=N_b=0$  の理想的な状態として計算を行った。計算結果より、 $c$  面 AlGaIn/GaN 構造では  $V_{th}=-5.5$  V が、 $m$  面 AlGaIn/GaN 構造では  $V_{th}=+1.2$  V が得られた。これは、 $c$  面 AlGaIn/GaN では、式(3.2.5)の右辺第 2 項が  $\frac{dP}{\varepsilon}=6.7$  V と最も大きい割合を占めている事に対して、 $m$  面 AlGaIn/GaN 構造では  $P=0$  と右辺第 2 項を無視できるためである。

以上より  $m$  面 AlGaIn/GaN 構造を用いれば、原理的に  $c$  面 AlGaIn/GaN 構造より高い  $V_{th}$  を期待できる事が計算された。これは、 $c$  面 AlGaIn/GaN 構造において、 $V_{th}$  の大部分を決定する分極電荷が存在しないためである。

### 3.3 非極性 $m$ 面 GaN の物性

六方ウルツ鉱構造を持つ GaN、AlN のバンド構造は、第一原理計算により報告されている。[10] 第一原理計算では、原子の種類と配置のみでバンド図を計算しているため、結晶の面方位によってバンド構造の違いは表れず、 $c$  面と  $m$  面 GaN のバンド構造は同じである。バンド構造が求めれば、有効質量  $m^*$ 、キャリア移動度  $\mu$  は式(3.3.1)、式(3.3.2)で表される。

$$m^* = \frac{\hbar^2}{\frac{\partial^2 E}{\partial k^2}} \quad (3.3.1)$$

$$\mu = \frac{q\tau}{m^*} \quad (3.3.2)$$

ここで、 $E$ 、 $k$  はそれぞれ、 $E$ - $k$  空間でのエネルギーと運動量を、 $\tau$ は電子の緩和時間である。式(3.3.1)、式(3.3.2)より  $c$  面と  $m$  面 GaN では、バンド構造が等しいため  $m^*$ 、 $\mu$ が等しく、同じ物性値を持つといえる。

次に、 $m$  面 GaN の  $\phi_B$  を実験的に求めた。 $\phi_B$  は結晶の表面状態により大きく変化するため、[10] 理論的な予測が困難である。そこで、 $m$  面 GaN の  $\phi_B$  を  $C$ - $V$  測定により求め、 $c$  面 GaN の  $\phi_B$  との比較を行った。図 3.4 に  $m$  面 GaN の  $C$ - $V$  カーブと試料構造を示す。測定試料は、 $N_d=4\times 10^{17} \text{ cm}^{-3}$  の  $m$  面 GaN 上へ、ニッケル(Nickel : Ni)/金(Gold : Au) Schottky 電極を積層する事で作製された。図 3.4 の  $C$ - $V$  カーブにおいて、 $V=-5\sim 0 \text{ V}$  としている理由は、 $n$  型 GaN 上へ Schottky 電極を作製しているため、正バイアス印加時には順方向電流が流れ、容量を持たないためである。 $C$ - $V$  測定結果から式(2.3.4)、式(2.3.5)、式(2.3.6)を用いて  $\phi_B=0.73 \text{ eV}$ 、 $N_d=3.9\times 10^{17} \text{ cm}^{-3}$  が得られた。 $C$ - $V$  測定より求められた  $\phi_B$  の値を、Ni/ $c$  面 GaN 構造において報告されている  $\phi_B$  と比較する。Ni/ $c$  面 GaN 上では、 $\phi_B=0.50\sim 1.13 \text{ eV}$  [12][13] の範囲で報告されており、Ni/ $m$  面 GaN で得られた  $\phi_B=0.73 \text{ eV}$  も、これと遜色の無い値であるといえる。

以上より、 $m$  面 GaN のバンド構造、 $\mu$ 、 $\phi_B$  の物性値は、 $c$  面 GaN の物性値と同等である事が分かった。





図 3.4 A  $C$ - $V$  curve of Ni Schottky metal on a  $m$ -plane GaN.


### 3.4 非極性 $m$ 面 AlGaIn/GaN FET の設計

これまでのセクションでは、 $m$  面 AlGaIn/GaN 構造を用いる事で、高い  $V_{th}$ 、かつ、同等の  $\mu$  を期待できる事が示された。実際の FET を作製するためには、アクセス領域、ゲート領域の設計が必要である。本セクションでは、 $m$  面 AlGaIn/GaN FET のアクセス領域の設計と、リセス MIS 構造ノーマリオフ型  $m$  面 AlGaIn/GaN FET の設計について述べる。

$m$  面 AlGaIn/GaN FET のアクセス領域は、AlGaAs/GaAs HEMT で採用されているバリア層への不純物ドーピングによって設計を行った。非極性材料である GaAs において、AlGaAs バリア層中へ不純物ドーピングを行う事で、2DEG の生成が報告されている。[14] AlGaAs では、表面欠陥により表面フェルミ準位が固定されているため、AlGaAs 膜厚が空乏層幅以下になれば、AlGaAs 中のイオン化不純物が供給源となり AlGaAs/GaAs 界面に 2DEG が発生する。これが、非極性材料である AlGaAs/GaAs 構造における 2DEG 生成のメカニズムである。非極性  $m$  面 AlGaIn/GaN 構造においても同様に、AlGaIn バリア層への不純物ドーピングにより、2DEG の生成が可能となる。図 3.5 に AlGaIn がキャリア濃度  $N_d$  で均一ドーピングされた  $m$  面 AlGaIn/GaN 構造におけるバンド構造とキャリア分布を示す。図 3.5 では  $N_d$  を (a)  $5 \times 10^{18} \text{ cm}^{-3}$ 、(b)  $1 \times 10^{19} \text{ cm}^{-3}$  とした場合について示した。ここでは、AlGaIn 表面バリア高さ  $\phi_B = 1.4 \text{ eV}$ 、[15] AlGaIn の Al 組成  $X=0.3$ 、膜厚  $d=20 \text{ nm}$ 、GaN の不純物濃度  $N_d=10^{16} \text{ cm}^{-3}$  とした。 $V_{th}$  計算時に、 $\phi_B=1.6 \text{ eV}$  を用いた事に対し、ここでは、 $\phi_B=1.4 \text{ eV}$  を用いた。この理由は、AlGaIn 表面へ  $\text{Si}_x\text{N}_y$  表面保護膜を成膜する事で、表面バリア高さが変化するためである。[15] 図 3.5 中で、 $n_s$  は AlGaIn/GaN 界面に発生する 2DEG 濃度、 $n_{par}$  は AlGaIn 膜中に生じるキャリア濃度を表している。ここで、 $n_s$  は 2DEG 伝導を得るために高い方が望ましく、 $n_{par}$  は AlGaIn 膜中に発生するキャリア濃度であるため低い方が望ましい。AlGaIn 中の  $n_{par}$  増加により、AlGaIn 膜中リーク電流の増加、ひいては  $V_{BR}$  の低下を招く。図 3.5(a) より  $N_d=5 \times 10^{18} \text{ cm}^{-3}$  の場合、 $n_s=2.5 \times 10^{12} \text{ cm}^{-2}$  が得られ、この値は AlGaAs/GaAs 構造における  $n_s$  と同等の値であり、[14] アクセス領域の十分なキャリア濃度が得られる事が分かる。図 3.5(b) より  $N_d=1 \times 10^{19} \text{ cm}^{-3}$  の場合、 $n_s=6.2 \times 10^{12} \text{ cm}^{-2}$  が得られているものの、 $n_{par}$  も増加してしまっている事が分かる。図 3.6 に  $n_s$ 、 $n_{par}$  の  $N_d$  依存性を示す。 $N_d$  を  $1 \times 10^{18} \text{ cm}^{-3}$  から  $1 \times 10^{19} \text{ cm}^{-3}$  へと増加させるに従い、 $n_s$  は  $6.0 \times 10^6 \text{ cm}^{-2}$  から  $6.2 \times 10^{12} \text{ cm}^{-2}$  へと、また、 $n_{par}$  も  $6.8 \times 10^{-4} \text{ cm}^{-2}$  から  $1.8 \times 10^{11} \text{ cm}^{-2}$  への増加がみられた。 $N_d$  が  $10^{19} \text{ cm}^{-3}$  に近づくに従って、 $n_s$  が飽和傾向にある事が分かる。これは、ドーピングされた不純物が  $n_s$  としてではなく、 $n_{par}$  として AlGaIn 膜中へ発生するためである。



⊗ 3.5 Band diagrams and carrier profiles of  $m$ -plane AlGaIn/GaN structures with  $N_d =$  (a)  $5 \times 10^{18} \text{ cm}^{-3}$ , and (b)  $1 \times 10^{19} \text{ cm}^{-3}$ .




⊗ 3.6  $n_s$  and  $n_{\text{par}}$  dependence on  $N_d$  of uniform-doped  $m$ -plane AlGaIn/GaN heterostructures.

予測された  $n_s$  を用いて、アクセス領域のシート抵抗  $R_{\text{sheet}}$  について考察を行う。 $R_{\text{sheet}}$  は、以下の式で表される。


$$R_{\text{sheet}} = \frac{1}{qn_s\mu} \quad (3.4.1)$$

式(3.4.1)より  $R_{\text{sheet}}$  を下げるためには、 $n_s$  の増加が必要である。 $n_s$  を増加させるためには、図 3.8 に示されるように AlGaIn 中の  $N_d$  を増加させる必要があるが、 $N_d$  の増加は、同時に  $n_{\text{par}}$  の増加も招くため、AlGaIn 中  $N_d$  には最適値が存在する。 $n_s/n_{\text{par}}$  比は高い方が望ましいが、実際のデバイスにおいては、 $10^3$  以上の値が必要となる。これは、図 3.5 において 2DEG ピーク濃度が  $10^{19} \text{ cm}^{-3}$  程度、また、通常 GaN 中のバックグラウンド不純物濃度が  $10^{16} \text{ cm}^{-3}$  程度であり、 $n_s/n_{\text{par}}$  比をこの値  $10^3$  以上としても、GaN バルク中のリーク電流により、デバイス特性が律則されるためである。これより、不純物均一ドーピングにより得られる  $n_s$  の値は、 $3 \times 10^{12} \text{ cm}^{-2}$  程度が限度である事が分かり、 $c$  面 AlGaIn/GaN 構造の  $n_s \sim 10^{13} \text{ cm}^{-2}$  [16] [17] より小さい事が分かった。式(3.4.1)より、不純物が均一ドーピングされた  $m$  面 AlGaIn/GaN 構造では、 $c$  面 AlGaIn/GaN 構造と比較して、 $R_{\text{sheet}}$  が高い事が予測される。

$m$  面 AlGaIn/GaN 構造を用いて  $R_{\text{sheet}}$  を低減させるためには、 $n_{\text{par}}$  を抑えつつ  $n_s$  を増加させる必要がある。そのための方法としてバリア層中への変調ドーピング法、デルタ(delta:  $\delta$ )ドーピング法[18] が提案されている。変調ドーピング法は、AlGaIn 中に  $N_d$  を変化させた層を導入する事で、 $n_s$  を増加させる方法である。 $\delta$  ドーピング法は、AlGaIn 中へ $\delta$  関数形状で不純物ドーピングする方法である。これらの方法では、いずれも AlGaIn 中の AlGaIn/GaN 界面に近い側の  $N_d$  を増加させる事で、キャリアを効果的に 2DEG として取り出す事ができ、 $n_s$  を増加させる事が可能となる。図 3.7(a)に変調ドーピング、(b)に $\delta$ ドーピングされた  $m$  面 AlGaIn/GaN 構造のバンド構造とキャリア分布を示す。両者ともに、AlGaIn 中にドーピングされたシート電荷を  $10^{13} \text{ cm}^{-2}$  とした。図 3.7(a)より変調ドーピングの場合、 $n_s=3.5 \times 10^{12} \text{ cm}^{-2}$ 、 $n_{\text{par}}=3.2 \times 10^9 \text{ cm}^{-2}$ 、図 3.7(b)より $\delta$ ドーピングの場合、 $n_s=6.1 \times 10^{12} \text{ cm}^{-2}$ 、 $n_{\text{par}}=2.2 \times 10^9 \text{ cm}^{-2}$  が得られる事が分かった。図 3.8 に均一ドーピング、変調ドーピング、 $\delta$ ドーピングのそれぞれの方法により、AlGaIn バリア中へシート電荷  $10^{13} \text{ cm}^{-2}$  ドーピングした場合の  $n_s$  と  $n_{\text{par}}$  を示す。均一ドーピング、変調ドーピング、 $\delta$ ドーピングの順に  $n_s$  が増加している事が分かり、 $\delta$ ドーピングの場合には、 $n_s=6.1 \times 10^{12} \text{ cm}^{-2}$  が得られている。同時に、 $n_{\text{par}}=2.2 \times 10^9 \text{ cm}^{-2}$  と低い値も得られている。これより、不純物の $\delta$ ドーピング法を用いる事で  $m$  面 AlGaIn/GaN 構造において、十分な  $n_s$  を持つ 2DEG 生成が期待できる。



⊗ 3.7 Band diagrams and carrier profiles of (a) modulation-doped and (b)  $\delta$ -doped *m*-plane AlGaIn/GaN structures.



⊗ 3.8  $n_s$  and  $n_{\text{par}}$  of uniform, modulation, and  $\delta$ -doped *m*-plane AlGaIn/GaN structures with  $10^{13} \text{ cm}^{-2}$  of doping concentrations in AlGaIn.

上述のように、AlGaN への不純物ドーピングによって、 $m$  面 AlGaN/GaN 界面へ 2DEG を生成できる事が分かった。しかしながら、この方法ではゲート領域においても 2DEG が発生してしまい、ノーマリオフ動作の妨げとなる。このため、ゲート電極部分のみノンドープ AlGaN 層が必要となる。そこで、図 3.9 に示されるようなリセス MIS ゲート構造を提案した。リセス MIS 構造では、ゲート部分の不純物ドーピング AlGaN 層をエッチングで取り除く事で、ゲート領域においてキャリアの存在しない非極性  $m$  面 AlGaN/GaN 構造を活かしたノーマリオフ動作が期待できる。ここで、ゲート絶縁膜を用いて MIS 構造とした理由は、リセス構造のみでは  $m$  面 AlGaN 膜厚が 2 nm と非常に薄く、トンネル効果によるリーク電流が懸念されるためである。ゲート金属を白金(Platinum : Pt)、ゲート絶縁膜を  $\text{Al}_2\text{O}_3$  とした場合のゲート部のバンド構造を図 3.10 に示す。バンド構造より、AlGaN/GaN 界面の 2DEG は完全に空乏化し、ノーマリオフ動作が期待できる事が分かる。

リセス MIS 構造  $m$  面 AlGaN/GaN FET のデバイス特性の計算を行った。 $V_{th}$  は式(3.2.5)を変形させた(3.4.2)から、 $R_{on}$  は式(1.3.1)より計算した。

$$V_{th} = \frac{\phi_B}{q} - \frac{qN_d d^2}{\epsilon} - \frac{\Delta E_c}{q} + \frac{E_{f0}}{q} - \frac{qdN_{st}}{\epsilon} - \frac{qN_b}{C_b} \quad (3.4.2)$$

ここで、 $\phi_B=4.5$  eV、[19]  $\Delta E_{c(\text{AlO}/\text{AlGaN})}=2.1$  eV、[20]  $\Delta E_{c(\text{AlGaN}/\text{GaN})}=0.53$  eV ( $\text{Al}_{0.3}\text{Ga}_{0.7}\text{N}$  の時)、 $E_{f0}=0.14$  eV (GaN 中ドナー濃度  $10^{16}$   $\text{cm}^{-3}$  時)、 $N_d=N_{st}=N_b=0$  とすると、 $V_{th}=2$  V が得られる。 $R_{on}$  は、 $L=1$   $\mu\text{m}$ 、 $\mu=1200$   $\text{cm}^2/\text{V}\cdot\text{s}$ 、 $C_{ox}=3.16\times 10^{-7}$   $\text{F}/\text{cm}^2$  (AlGaN 膜厚 2 nm と  $\text{Al}_2\text{O}_3$  膜厚 20 nm の合計容量)、 $V_G=10$  V、 $V_{th}=2$  V として、 $R_{on}=0.33$   $\Omega\cdot\text{mm}$  が得られた。

以上より、非極性  $m$  面 AlGaN/GaN 構造を用いる事で、 $V_{th}=+2$  V、かつ、 $R_{on}=0.33$   $\Omega\cdot\text{mm}$  のノーマリオフ型 AlGaN/GaN FET が設計された。





図 3.9 Proposed recessed-gate MIS structure of enhancement-mode  $m$ -plane AlGaN/GaN FETs.



⊗ 3.10 A band diagram and carrier profile of recessed-MIS structure *m*-plane AlGaN/GaN FETs.

### 3.5 結言

本章では、ノーマリオフ型 AlGaN/GaN FET 実現のため、極性  $c$  面 AlGaN/GaN 構造に対する、非極性  $m$  面 AlGaN/GaN 構造の優位性を示した。また、 $m$  面 AlGaN/GaN 構造を用いたノーマリオフ型 AlGaN/GaN FET の設計について述べた。

- 分極効果の無い非極性  $m$  面 AlGaN/GaN 構造を用いる事で、極性  $c$  面 AlGaN/GaN 構造より、 $\frac{dP}{\varepsilon}$  高い  $V_{th}$  が得られる事を計算により示した。
- $m$  面 GaN 中においても、 $c$  面 GaN と同等のバンド構造、 $\mu$ 、 $\phi_B$  の物性値を有する事が示された。
- $m$  面 AlGaN 中へドナー不純物を導入する事で、 $m$  面 AlGaN/GaN 界面へ 2DEG を生成する事ができ、 $m$  面 AlGaN/GaN FET のアクセス領域作製が可能である事が示された。
- $m$  面 AlGaN 中へ不純物を  $\delta$ ドーピングする事で、 $n_{par}$  を低く抑えつつ均一ドーピング時より高い  $n_s = 6.1 \times 10^{12} \text{ cm}^{-2}$  が得られる事が示された。
- リセス MIS 構造  $m$  面 AlGaN/GaN FET において、 $V_{th} = +2 \text{ V}$  かつ  $R_{on} = 0.33 \text{ } \Omega \cdot \text{mm}$  のノーマリオフ型 AlGaN/GaN FET が設計された。

以上より、 $m$  面 AlGaN/GaN 構造を用いて、高  $V_{th}$  かつ低  $R_{on}$  を有するノーマリオフ型 AlGaN/GaN FET が設計された。

## 参考文献

- [1] U. K. Mishra, J. Singh, “Semiconductor device physics and design” *Springer*, Chapter 8.6 Polar materials and structures, Springer, 2008.
- [2] J. P. Ibbetson, P. T. Fini, K. D. Ness, S. P. DenBaars, J. S. Speck, and U. K. Mishra, “Polarization effects, surface states, and the source of electrons in AlGaIn/GaN heterostructure field effect transistors” *Applied Physics Letters*, Vol. 77, pp. 250, 2000.
- [3] O. Ambacher, J. Smart, J. R. Shealy, N. G. Weimann, K. Chu, M. Murphy, W. J. Schaff, L. F. Eastman, R. Dimitrov, L. Wittmer, M. Stutzmann, W. Rieger, and J. Hilsenbeck, “Two-dimensional electron gases induced by spontaneous and piezoelectric polarization charges in N- and Ga-face AlGaIn/GaN heterostructures” *Journal of Applied Physics*, Vol. 85, pp. 3222, 1999.
- [4] O. Ambacher, B. Foutz, J. Smart, J. R. Shealy, N. G. Weimann, K. Chu, M. Murphy, A. J. Sierakowski, W. J. Schaff, L. F. Eastman, R. Dimitrov, A. Mitchell, and M. Stutzmann, “Two dimensional electron gases induced by spontaneous and piezoelectric polarization in undoped and doped AlGaIn/GaN heterostructures” *Journal of Applied Physics*, Vol. 87, pp. 334, 2000.
- [5] S. Keller, G. Parish, P. T. Fini, S. Heikman, C. -H. Chen, N. Zhang, S. P. DenBaars, U. K. Mishra, and Y. -F. Wu, “Metalorganic chemical vapor deposition of high mobility AlGaIn/GaN heterostructures” *Journal of Applied Physics*, Vol. 86, pp. 5850, 1999.
- [6] L. Hsu, and W. Walukiewicz, “Effect of polarization fields on transport properties in AlGaIn/GaN heterostructures” *Journal of Applied Physics*, Vol. 89, pp. 1783, 2001.
- [7] F. Bernardini, V. Fiorentini, and D. Vanderbilt “Accurate calculation of polarization –related quantities in semiconductors” *Physics Review B*, Vol. 63, pp. 193201, 2001.
- [8] A. W. Wright, “Elastic properties of zinc-blende and wurzite AlN, GaN, and InN” *Journal of Applied Physics*, Vol. 82, pp. 2833, 1997.
- [9] Y. Cai, Y. Zhou, K. M. Lau, K. J. Chen, “Control of threshold voltage of AlGaIn/GaN HEMTs by fluoride-based plasma treatment: from depletion mode to enhancement mode” *IEEE Transaction on Electron Device*, Vol. 53, pp. 2207, 2006.
- [10] M. Suzuki, and T. Uenoyama “First-principle calculations of effective-mass parameters of AlN and GaN” *Physical Review B*, Vol. 52, pp. 8132, 1995.
- [11] M. Higashiwaki, S. Chowdhury, B. L. Swenson, and U. K. Mishra, “Effects of

- oxidation on surface chemical states and barrier height of AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructures” *Applied Physics Letters*, Vol. 97, pp. 222104, 2010.
- [12] J. D. Guo, F. M. Pan, M. S. Feng, R. J. Guo, P. F. Chou, and C. Y. Chang, “Schottky contact and the thermal stability of Ni on *n*-type Ga<sub>N</sub>” *Journal of Applied Physics*, Vol. 80, pp. 1623, 1996.
- [13] A. C. Schmitz, A. T. Ping, M. A. Khan, Q. Chen, J. W. Yang, and I. Adesida, “Schottky barrier properties of various metals on *n*-type Ga<sub>N</sub>” *Semiconductor Science and Technology*, Vol. 11, pp. 1464, 1996.
- [14] T. Mimura, S. Hiyamizu, and K. Nanbu, “A new field-effect transistor with selective doped GaAs/*n*-Al<sub>x</sub>Ga<sub>1-x</sub>As heterojunctions” *Japanese Journal of Applied Physics*, Vol. 19, pp. 225, 1980.
- [15] N. Onojima, M. Higashiwaki, J. Suda, T. Kimoto, T. Mimura, and T. Masui, “Reduction in potential barrier height of AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructure by Si<sub>3</sub>N<sub>4</sub> passivation” *Journal of Applied Physics*, Vol. 101, pp. 043703, 2007.
- [16] Y. -F. Wu, B. P. Keller, S. Keller, D. Kapolnek, P. Kozodoy, S. P. DenBaars, and U. K. Mishra, “Very high breakdown voltage and large transconductance realized on Ga<sub>N</sub> heterojunction field effect transistors” *Applied Physics Letters*, Vol. 69, pp. 1438, 1996.
- [17] R. Gaska, Q. Chen, J. Yang, A. Osinsky, M. A. Khan, and M. S. Shur, “High-temperature performance of AlGa<sub>N</sub>/Ga<sub>N</sub> HFETs on SiC substrates” *IEEE Electron Device Letters*, Vol. 18, pp. 492, 1997.
- [18] E. F. Schubert, and K. Ploog, “The  $\delta$ -doped field-effect transistors” *Japanese Journal of Applied Physics*, Vol. 24, pp. L608, 1985.
- [19] Y. -C. Yeo, T. -J. King, and C. Hu, “Metal-dielectric band alignment and its implications for metal gate complementary metal-oxide-semiconductor technology” *Journal of Applied Physics*, Vol. 92, pp. 7266, 2002.
- [20] H. Kim, R. M. Thompson, V. Tilak, T. R. Prunty, J. R. Shealy, and L. F. Eastman, “Effects of Si<sub>3</sub>N<sub>4</sub> passivation and high-electric field on AlGa<sub>N</sub>-Ga<sub>N</sub> HFET degradation” *IEEE Electron Device Letters*, Vol. 24, pp. 421, 2003.

## 第4章

# ノーマリオン型非極性 $m$ 面 AlGaIn/GaN 電界効果トランジスタ

### 4.1 緒言

本章では、 $m$  面 AlGaIn/GaN FET 実現のための最初のステップとして、ノーマリオン型  $m$  面 AlGaIn/GaN FET の実証について述べる。前章で設計されたリセス MIS 構造実現のためには、ノーマリオン型  $m$  面 AlGaIn/GaN FET と、ノーマリオフ型  $m$  面 AlGaIn/GaN FET との両者の実証が必要である。本章では、 $m$  面 AlGaIn/GaN HEMT 構造を用いたノーマリオン型  $m$  面 AlGaIn/GaN FET の試作と動作確認について述べる。

4.2 では  $m$  面 GaN 基板上への  $m$  面 AlGaIn/GaN 構造の結晶成長と、その電気特性を、4.3 ではノーマリオン型  $m$  面 AlGaIn/GaN FET の作製を、4.4 では作製されたデバイスの電気特性を、4.5 では本章における結論を述べる。

### 4.2 $m$ 面 AlGaIn/GaN 構造の結晶成長

$m$  面 AlGaIn/GaN 構造の結晶成長には MOCVD 法を用い、成長基板には  $m$  面 GaN 基板を使用した。 $m$  面 GaN 基板は、三菱化学株式会社製であり、基板オフ角は  $[000\bar{1}]$  に向かって  $1^\circ$ 、キャリア濃度  $4 \times 10^{17} \sim 4 \times 10^{18} \text{ cm}^{-3}$ 、基板抵抗率  $1 \times 10^{-2} \sim 3 \times 10^{-2} \Omega \cdot \text{mm}$  の導電性基板とした。図 4.1 に Si を  $\delta$  ドープした  $m$  面 AlGaIn/GaN エピ構造を示す。 $m$  面 GaN 基板上へのノンドープ (unintentionally-doped : uid) GaN 層は、成長温度  $1145^\circ\text{C}$ 、成長圧力は大気圧、TMGa 流量  $85 \mu\text{mol}/\text{min}$ 、 $\text{NH}_3$  流量  $180 \text{ mmol}/\text{min}$ 、 $\text{N}_2$  キャリアガス、成長レート約  $3 \mu\text{m}/\text{h}$  で、膜厚  $1 \mu\text{m}$  成長された。 $m$  面 GaN 成長時のキャリアガスを、 $c$  面 GaN 成長で一般的に用いられている  $\text{H}_2$  ではなく  $\text{N}_2$  とした理由は、 $\text{N}_2$  キャリアガスを用いる事で、 $m$  面 GaN の表面原子脱離レートが変化し、平坦な表面状態が得られるためである。[1] uid-GaN ホモエピタキシャル層上の Fe ドープ GaN 層は、導電性  $m$  面 GaN 基板とチャンネルを電氣的に分離させるための高抵抗層として導入された。Fe 不純物は GaN 中に不活性で深い不純物準位を形成するため、

GaN 中のキャリア伝導を阻害する役割を果たす。[2] 成長条件は、上記 uid-GaN 層に  $\text{Cp}_2\text{Fe}$  流量 6 nmol/min を加えた条件とし、膜厚 1.5  $\mu\text{m}$  とした。チャンネル GaN 層は、uid-GaN 層と同成長条件とし、膜厚 800 nm とした。チャンネル GaN 層の膜厚が薄い場合、Fe 不純物のメモリ効果による 2DEG 移動度の劣化が、GaN 層膜厚が厚い場合、GaN チャンネル層を電流が流れるバッファリーク電流が懸念される。AlGaIn 成長条件は、成長レートを 2 nm/min とし、成長温度 1145  $^\circ\text{C}$ 、成長圧力を大気圧、TMGa 流量 6.5  $\mu\text{mol}/\text{min}$ 、TMAI 流量 5  $\mu\text{mol}/\text{min}$ 、 $\text{NH}_3$  流量 140 mmol/min、 $\text{N}_2$  キャリアガスとした。 $\delta$ ドーピング層の成長条件は、成長温度 1145  $^\circ\text{C}$ 、成長圧力は大気圧、 $\text{Si}_2\text{H}_6$  流量 8.75 sccm、 $\text{NH}_3$  流量 140 mmol/min、 $\text{N}_2$  キャリアガス、成長時間 8 s とした。このドーピング条件は、 $c$  面 GaN 中においてシート電荷量  $N_\delta=5\times 10^{12} \text{ cm}^{-2}$  が得られる条件とした。




図 4.1 A schematic of  $m$ -plane AlGaIn/GaN heterostructures.

結晶成長された  $m$  面 AlGaIn/GaN 構造の AlGaIn 表面状態評価、結晶性評価、GaN バッファ層の電気特性評価を行った。図 4.2 にエピ膜表面の光学顕微鏡写真、図 4.3 に AlGaIn 表面の AFM 像、図 4.4 に GaN( $10\bar{1}0$ )面の XRD  $\omega-2\theta$  プロファイルを示す。図 4.2 では、縞状の表面形状が観察されているものの、目視においてミラー状態の表面が得られた。図 4.3 においてステップフロー表面が得られている事から、 $m$  面 GaN 基板上への  $m$  面 GaN、 $m$  面 AlGaIn の成長条件は適切であるといえる。縞状表面は、 $m$  面 GaN 基板のオフ角方向[0001]と一致しているため、基板のオフ角が原因となる表面ステップバンチングであると考えられる。[3] 図 4.4 より、 $m$  面 GaN 上に Al 組成  $X=0.32$  の  $m$  面 AlGaIn が、XRD ピーク FWHM 504 arcsec で結晶成長されている事が確認された。図 4.5 に高抵抗バッファ層の  $I$ - $V$  測定結果を示す。測定構造は、2DEG 領域を完全に遮断するため、AlGaIn/GaN 構造を 160 nm 程度エッチングしている。図 4.5 よりバッファ層リーク電流は  $V=50 \text{ V}$  において  $I\sim 10^{-5} \text{ A}/\text{mm}$  であり、 $R_{\text{sheet}}=10^9 \Omega/\square$  の高抵抗 GaN

バッファ層が得られている事が分かる。この値は、Fe ドープされた  $c$  面 GaN のシート抵抗[2][4]と同等である事から、良好な高抵抗層が作製されているといえる。Fe ドープ  $c$  面 GaN 層ではフェルミ準位が  $E_c-0.5$  eV にピンニングされているとの報告[4]もあり、 $m$  面 GaN 層においても Fe は深いエネルギー準位を形成しているといえる。




図 4.2 A optical micrograph of  $m$ -plane AlGaIn/GaN heterostructures.






図 4.3 An AFM image of  $m$ -plane AlGaIn/GaN heterostructures.



⊠ 4.4 An XRD  $\omega$ - $2\theta$  profile of *m*-plane AlGaIn/GaN heterostructures with a  $(10\bar{1}0)$  reflection.



⊠ 4.5 An  $I$ - $V$  characteristic of *m*-plane GaN buffer layer.

$m$  面 AlGaIn/GaN 界面の 2DEG 電気特性の評価を行った。図 4.6 に  $m$  面 AlGaIn/GaN 構造の  $I$ - $V$  測定結果を、図 4.7 に  $f=1$  MHz での  $C$ - $V$  測定結果をそれぞれ示す。図 4.6 より、成長された  $m$  面 AlGaIn/GaN 構造から、 $R=16 \Omega \cdot \text{mm}$  の電気伝導が得られた。図 4.7 に  $m$  面 AlGaIn/GaN 構造における  $C$ - $V$  カーブを示す。式(2.3.2)より  $n_s$ 、式(2.3.3)より AlGaIn 膜厚を求めると、それぞれ、 $n_s=2.8 \times 10^{12} \text{ cm}^{-2}$ 、AlGaIn 膜厚 27 nm が得られた。また、 $1/C^2$ - $V$  プロットより、 $\phi_B=1.47 \text{ eV}$ 、 $N_d=1 \times 10^{16} \text{ cm}^{-3}$  が得られた。得られた AlGaIn 膜厚は、設計値とほぼ一致しており妥当な値であるといえる。 $\phi_B$  は  $c$  面 AlGaIn において、1.3~2.0 eV[5][6][2][7]の範囲で報告があり、AlGaIn の Al 組成、[5] 表面保護膜 SiN の状態により変化するため、[7] 厳密には解明されていない。今回得られた  $\phi_B=1.47 \text{ eV}$  も  $c$  面 AlGaIn から予測され得る妥当な値であり、 $m$  面 AlGaIn においても  $c$  面 AlGaIn と遜色の無い  $\phi_B$  が得られる事が分かった。また、 $N_d=1 \times 10^{16} \text{ cm}^{-3}$  は、2 次イオン質量分析(Secondary ion mass spectroscopy : SIMS) 測定における  $m$  面 GaN 中酸素(Oxygen : O)、炭素(Carbon : C)の残留不純物濃度レベルであり、妥当な値といえる。




図 4.6 An  $I$ - $V$  characteristic of  $m$ -plane AlGaIn/GaN heterostructures.




図 4.7 A  $C$ - $V$  curve of  $m$ -plane AlGaIn/GaN heterostructures.

図 4.2 で観察されているように、結晶成長された  $m$  面 AlGaIn/GaN 構造の表面状態においては、異方性が観察されている。同様に、電気特性においても、 $[11\bar{2}0]$ 方向と $[0001]$ 方向とで異方性が観察されたため、それぞれの方向において TLM 測定と、Hall 効果測定を行った。TLM 測定結果を図 4.8 に、Hall 効果測定結果を表 4.1 に示す。図 4.8 に示される TLM 測定結果より、 $[11\bar{2}0]$ 方向において  $R_c=2.2 \Omega \cdot \text{mm}$ 、 $R_{\text{sheet}}=2380 \Omega / \square$ が、 $[0001]$ 方向において  $R_c=2.6 \Omega \cdot \text{mm}$ 、 $R_{\text{sheet}}=2510 \Omega / \square$ が得られた。また、表 4.1 より $[11\bar{2}0]$ 方向で  $R_{\text{sheet}}=2630 \Omega / \square$ 、 $n_s=3.03 \times 10^{12} \text{ cm}^{-2}$ 、 $\mu_{2\text{DEG}}=782 \text{ cm}^2/\text{V} \cdot \text{s}$ 、 $[0001]$ 方向で  $R_{\text{sheet}}=2710 \Omega / \square$ 、 $n_s=3.07 \times 10^{12} \text{ cm}^{-2}$ 、 $\mu_{2\text{DEG}}=747 \text{ cm}^2/\text{V} \cdot \text{s}$  が得られた。

Hall 測定により得られた電子移動度は、 $[11\bar{2}0]$ 方向で $\mu_{2\text{DEG}}=782 \text{ cm}^2/\text{V} \cdot \text{s}$ と  $n_s=3 \times 10^{12} \text{ cm}^{-2}$ のシート電荷を持つバルク中の電子移動度としては、実現し得ない程度の高い値[8]であり、 $m$ 面 AlGaIn/GaN 界面に発生した 2DEG 移動度であるといえる。また、 $m$ 面 AlGaIn/GaN 界面の 2DEG 移動度が、 $c$ 面 AlGaIn/GaN 界面の 2DEG 移動度 ( $>1000 \text{ cm}^2/\text{V} \cdot \text{s}$ [9][10])と比較して低い原因として、AlGaIn/GaN 界面の平坦性が悪い事、 $[11\bar{2}0]$   $\delta$ ドーピング層によるイオン化不純物散乱、 $[11\bar{2}0]$  Fe ドープのメモリ効果[12]によるもイオン化不純物散乱が考えられる。図4.2、図4.3に示されているように、 $m$ 面 AlGaIn 表面は、 $c$ 面 AlGaIn 表面より平坦性が劣り、 $[11\bar{2}0]$   $m$ 面 AlGaIn/GaN 界面の平坦性も劣っていると考えられ

る。また、 $\delta$ ドープ層と2 DEG層との間のAlGaInスペーサ層膜厚が2.5 nmと薄いため、2DEGが $\delta$ ドープされたSi不純物からのイオン化不純物散乱の影響を受けている可能性も考えられる。[11] 以上のような要因により  $m$  面 AlGaIn/GaN 界面の $\mu_{2\text{DEG}}$ は、 $c$ 面 AlGaIn/GaN 界面の $\mu_{2\text{DEG}}$ より低いと考えられる。

表 4.1 に示されるように、移動度の異方性が観察された原因は、図 4.2 に表されるような縞状の表面形状に由来していると考えられる。表面凹凸に水平方向である $[11\bar{2}0]$ 方向では、AlGaIn/GaN 界面の凹凸が少ないため $\mu_{2\text{DEG}}$ が高く、表面凹凸に垂直方向である $[0001]$ 方向では AlGaIn/GaN 界面の凹凸が多いため $\mu_{2\text{DEG}}$ が低いと推測される。同様の現象は  $c$  面 AlGaIn/GaN 界面の 2DEG においても報告されている。[13][14]このことから、 $m$  面 AlGaIn/GaN 構造においても、表面形状の違いが $\mu_{2\text{DEG}}$ に影響を与えているといえる。




図 4.8 TLM results of  $m$ -plane AlGaIn/GaN heterostructures with  $[11\bar{2}0]$  and  $[0001]$  directions.

表 4.1 Hall bar measurement results of  $m$ -plane AlGaIn/GaN heterostructures with  $[11\bar{2}0]$  and  $[0001]$  directions.

Direction	$R_{\text{sheet}}$ ( $\Omega/\square$ )	Hall coefficient ( $\text{cm}^2/\text{C}$ )	$n_s$ ( $\text{cm}^{-2}$ )	$\mu$ ( $\text{cm}^2/\text{V} \cdot \text{s}$ )
$[11\bar{2}0]$	2630	$2.06 \times 10^6$	$3.03 \times 10^{12}$	782
$[0001]$	2710	$2.03 \times 10^6$	$3.07 \times 10^{12}$	747

次に、 $\delta$ ドーピング量の変化による  $n_s$  の増減を調べた。 $\delta$ ドーピング層の成膜条件を、 $\text{Si}_2\text{H}_6$  流量 $\times$ フロー時間  $70 \text{ sccm}\cdot\text{s}$  ( $8.75 \text{ sccm} \times 8 \text{ s}$ )と、 $110 \text{ sccm}\cdot\text{s}$  ( $10 \text{ sccm} \times 11 \text{ s}$ )の2通りの場合で  $n_s$  の比較を行った。図 4.9 に  $C$ - $V$ カーブより求められた  $n_s$  の $\delta$ ドーピング濃度依存性を示す。図 4.9 より $\delta$ ドーピング濃度を変化させる事によって、 $n_s$  を  $3.0 \times 10^{12} \sim 4.8 \times 10^{12} \text{ cm}^{-2}$  でコントロールできる事が明らかになった。

図 4.10 に、図 4.1 に示された  $m$  面 AlGaIn/GaN 構造のバンド構造とキャリア分布の計算値を示す。計算条件は、 $\phi_B=1.47 \text{ eV}$ 、AlGaIn の Al 組成  $X=0.32$ 、膜厚  $d=25 \text{ nm}$ 、比誘電率  $\epsilon_r=9$ 、 $N_{d(\text{AlGaIn})}=1 \times 10^{17} \text{ cm}^{-3}$ 、 $N_{d(\text{GaN})}=10^{16} \text{ cm}^{-3}$  とした。 $\phi_B$ 、 $N_{d(\text{GaN})}$  は  $C$ - $V$  測定より、Al 組成  $X$  は XRD 結果より、 $N_{d(\text{AlGaIn})}$  は SIMS 分析による AlGaIn 中の O,C 残留不純物濃度から得られた値をそれぞれ使用した。用いられたパラメータを使用し、バンド構造計算を行った結果、 $n_s=2.8 \times 10^{12} \text{ cm}^{-2}$  が得られ、実験値と近い値が得られた。





図 4.9  $n_s$  dependence of Si  $\delta$ -doping concentrations of  $m$ -plane AlGaIn/GaN heterostructures.



⊗ 4.10 A band diagram and carrier profile of *m*-plane AlGaN/GaN structures.

### 4.3 デバイス作製

図 4.11 に  $m$  面 AlGaIn/GaN FET 作製のプロセスフローを、図 4.12 に作製されたノーマリオン型  $m$  面 AlGaIn/GaN FET の平面図を示す。




図 4.11 Process flow of depletion-mode  $m$ -plane AlGaIn/GaN FETs.




図 4.12 A top view of fabricated  $m$ -plane AlGaIn/GaN FETs.

オーミック電極は、GaN 系材料で一般的に用いられているチタン (Titanium : Ti)/Al/Ni/Au 電極を用いた。[15][16] 電極蒸着前洗浄として塩化水素酸(Hydrochloric acid : HCl)洗浄 1min、水洗 1min を行い、Ti/Al/Ni/Au を、真空蒸着法によりそれぞれ 20/120/30/50 nm の膜厚で堆積させた。AlGaIn/GaN 構造では AlGaIn が高抵抗バリア層となるため、オーミック電極シンターが必要である。シンター温度の最適化を行い、結果を図 4.13 に示す。図 4.13 では、シンター温度を 700,800,870,900,950 °C、時間 30 s、N<sub>2</sub> 雰囲気中で電極シンターを行った場合の、各シンター温度に対する  $R_c$  をプロットした。図 4.13 より、800~900 °C のシンター温度で、最も  $R_c$  が低下し、 $R_c=2\sim5 \Omega\cdot\text{mm}$  が得られた。AlGaIn/GaN 構造へのオーミック電極作製のメカニズムは、750 °C 以上のシンター温度で AlGaIn 中の N と Ti が反応し TiN が形成され、AlGaIn の N 抜けによるドナー濃度の増加により、オーミック特性が得られると報告されている。[15][16] 今回の結果においても、750 °C 以上のシンター温度で TiN の生成が起こり、 $R_c$  が低下したと考えられる。900 °C 以上のシンター温度で  $R_c$  が増加している原因は、Al と Au の共晶により、Al-Au 高抵抗合金が形成されたためだと考えられる。以上より、 $m$  面 AlGaIn/GaN 構造におけるオーミック電極のシンター温度最適値は 800~900 °C である事が分かり、本研究では、870°C をシンター温度とした。しかしながら、 $m$  面 AlGaIn/GaN 構造で得られた  $R_c$  は、最も低い値で  $R_c=2.2 \Omega\cdot\text{mm}$  と、 $c$  面 AlGaIn/GaN 構造で報告されている一般的な値  $R_c\sim0.5 \Omega\cdot\text{mm}$ [15][16] のおよそ 4 倍の値である。この最大の原因は、 $n_s$  が低い事だと考えられる。 $R_c$  は、式(4.3.1)、式(4.3.2)で表される。

$$R_c \sim \exp\left(\frac{\phi_B}{E_{00}}\right) [17] \quad (4.3.1)$$

$$E_{00} = \frac{q\hbar}{2} \sqrt{\frac{N_d}{m^*\epsilon}} \quad (4.3.2)$$

$\phi_B$  はバリア高さ、 $E_{00}$  はエネルギーパラメータである。式(4.3.1)、式(4.3.2)より、 $m$  面と  $c$  面 AlGaIn/GaN 構造では、 $\phi_B$ 、 $m^*$ 、 $\epsilon$  は全て同等であるので、 $R_c$  の違いは  $N_d$  の違いのみに起因していると考えられる。AlGaIn/GaN 構造では、2DEG にオーミック電極を作製しているため、 $N_d$  は  $n_s$  と等価と考えると、 $m$  面 AlGaIn/GaN 構造の  $n_s=3\times 10^{12} \text{ cm}^{-2}$  に対して、 $c$  面 AlGaIn/GaN 構造では  $n_s\sim 1\times 10^{13} \text{ cm}^{-2}$  である。これらの値から、 $m$  面と  $c$  面 AlGaIn/GaN 構造の  $R_c$  を比較すると、 $m$  面 AlGaIn/GaN 構造の  $R_c$  は、 $c$  面 AlGaIn/GaN 構造の  $R_c$  の 1.6 倍となる計算結果が得られる。実際の実験結果では、 $m$  面 AlGaIn/GaN 構造の  $R_c$  が  $c$  面 AlGaIn/GaN 構造の  $R_c$  の 4 倍程度であるため、計算結果と一致していない。この実験値と計算結果が異なる原因は、AlGaIn/GaN 構造でのオーミック電極作製機構が複雑であり、 $R_c$  を式

(4.3.1)だけで表す事ができないためだと考えられる。式(4.3.1)は、 $n$  型半導体上へ直接金属を接触させた場合の理論式であるが、実際の AlGaIn/GaN 構造では、AlGaIn 上へ直接金属を接触させてもオーミック性接触は得られず、電極シターによる TiN の形成具合、AlGaIn の N 抜けによるドナー濃度の増加量等が  $R_c$  を決定する重要な要因となる。




図 4.13  $R_c$  dependence of annealing temperatures on Ti/Al/Ni/Au stacks deposited on  $m$ -plane AlGaIn/GaN heterostructures.

次に、RIE を用いて素子分離エッチングを行った。エッチング深さを 160 nm とし 2DEG を遮断した。

ゲート電極には、GaN で一般的に用いられている Ni を Schottky 電極として用いた。電極蒸着前洗浄として HCl 洗浄 1min、水洗 1min を行い、洗浄後 Ni/Au/Ni を、真空蒸着によりそれぞれ 30/250/50 nm の膜厚で積層させた。Au は、Ni より抵抗率が小さいためゲート抵抗を低減させるため、最表面の Ni は PECVD 導入時、 $\text{Si}_x\text{N}_y$  膜中へ Au の混入を防ぐバリア層として用いている。図 4.14 にキャリア濃度  $3 \times 10^{17} \text{ cm}^{-3}$  の  $m$  面 GaN 上へ作製された Ni/Au Schottky 電極構造における、HCl 洗浄有無での Schottky 電極  $I$ - $V$  特性を示す。両者ともに Schottky 特性が得られているが、HCl 洗浄有の方がシャープな立上りを示している。両サンプルにおいて、式(2.3.8)を用いて理想因子  $n$  を導出した。この結果、HCl 洗浄有で  $n=2.6$ 、HCl 洗浄無しで  $n=3.2$  が得られ、HCl 洗浄により  $n$  が減少している事が確認された。




図 4.14 The comparison of Ni/Au Schottky  $I$ - $V$  characteristics on  $m$ -plane AlGaIn/GaN heterostructures with and without HCl pretreatment.

$n$  は、Wentzel-Kramers-Brillouin 仮定[18]を用いて、式(4.3.2)と(4.3.3)で表す事ができる。

$$n = \frac{E_{00}}{k_B T} \coth \left( \frac{E_{00}}{k_B T} \right) \quad (4.3.3)$$

これより GaN の表面ドナー濃度  $N_d$  を見積もると、HCl 洗浄有の場合で  $8.5 \times 10^{18} \text{ cm}^{-3}$ 、HCl 洗浄無の場合で  $1.3 \times 10^{19} \text{ cm}^{-3}$  が得られた。HCl 洗浄により、GaN 表面の自然酸化膜が除去され、[19]GaN 表面の  $N_d$  が減少したと考えられる。しかし、 $m$  面 GaN 上で得られた  $n$  値は、 $c$  面 GaN 上で報告されている値  $n \sim 1.12$ [20]と比較して大きい。この  $n$  値は、 $m$  面 GaN の表面状態に起因する多量の表面欠陥だと考えられる。図 4.2 でも表されているように、 $m$  面 GaN は、ピラミッド形状の表面状態を持ち、Ga 極性面、N 極性面、 $a$  面が混在している。[21] 特に N 極性 GaN 表面は、化学的に活性なため O 不純物を取り込みやすく、[22]  $m$  面 GaN 表面には、 $c$  面 GaN と比較して多量の表面欠陥が存在していると推測される。

表面保護膜として PECVD を用いて 160nm の  $\text{Si}_x\text{N}_y$  が成膜された。最後にパッド電極形成のため、4 フッ化炭素(Carbon tetrafluoride :  $\text{CF}_4$ )による  $\text{Si}_x\text{N}_y$  膜エッチング、Ti/Au (20/250 nm)電極積層を行った。デバイスの設計値は、それぞれ、ゲート長 ( $L_g$ )=1  $\mu\text{m}$ 、ソース-ドレイン間距離 ( $L_{sd}$ )=3.4  $\mu\text{m}$ 、ゲート幅 ( $W_g$ )=150  $\mu\text{m}$  とした。

## 4.4 デバイス特性

図 4.15 に Si が $\delta$ ドーピングされた  $m$  面 AlGaIn/GaN FET の構造を示す。






図 4.15 A schematic structure of Si  $\delta$ -doped depletion-mode  $m$ -plane AlGaIn/GaN FETs.

図 4.16 に、 $n_s=3.0\times 10^{12} \text{ cm}^{-2}$  とした $\delta$ ドーピング  $m$  面 AlGaIn/GaN FET の (a) $I_{ds}-V_{ds}$  特性、(b) $V_{ds}=10 \text{ V}$  における伝達特性をそれぞれ示す。図 4.16 より、Si が $\delta$ ドーピングされた  $m$  面 AlGaIn/GaN FET において、 $V_{gs}=+1 \text{ V}$  印加時最大ドレイン電流( $I_{ds(max)}$ )=266 mA/mm、 $V_{gs}=-1.2 \text{ V}$  印加時最大相互コンダクタンス( $g_{m(max)}$ )=77 mS/mm、 $V_{th}=-2.7 \text{ V}$  が得られた。また、 $V_{gs}=+1 \text{ V}$  時に  $R_{on}=16.6 \Omega \cdot \text{mm}$ 、 $V_{gs}=-5 \text{ V}$  印加時に  $V_{BR}\sim 50 \text{ V}$  が得られ、 $\delta$ ドーピングされた  $m$  面 AlGaIn/GaN FET において、ノーマリオン型トランジスタの動作が確認された。



(a)



(b)

图 4.16 (a)  $I_{ds}$ - $V_{ds}$  和 (b) 转移特性 of Si  $\delta$ -doped  $m$ -plane AlGaIn/GaN FETs.

作製されたデバイスの電気特性について、理論的に予想される値と比較して考察を行う。 $V_{th}$ は、式(3.4.2)の右辺第2項が変形され、式(4.4.1)で表される。

$$V_{th} = \frac{\phi_B}{q} - \frac{qN_\delta d}{\varepsilon} - \frac{\Delta E_c}{q} + \frac{E_{f0}}{q} - \frac{qdN_{st}}{\varepsilon} - \frac{qN_b}{C_b} \quad (4.4.1)$$

各パラメータを、実験により得られた値、 $\phi_B=1.47$  eV、 $N_\delta=5 \times 10^{12}$  cm<sup>-2</sup>、 $d=22$  nm、 $\Delta E=0.56$  eV、 $E_{f0}=0.14$  eV とした。 $N_{st}=N_b=0$  として  $V_{th}$  の計算を行うと、 $V_{th}=-1.2$  V が得られた。この値は、実験値より 1.5 V 高い値であるが、実際の  $m$  面 AlGaIn 表面には  $N_{st}$  が存在しているため、これを考慮し  $N_{st}=3 \times 10^{12}$  cm<sup>-2</sup> と仮定すると、 $V_{th}=-2.7$  V と実験値と近い値が得られる。次に、 $N_{st}=3 \times 10^{12}$  cm<sup>-2</sup> の妥当性について検討する。 $m$  面 GaN の Schottky  $I$ - $V$  評価により得られた  $N_d=8.5 \times 10^{18}$  cm<sup>-3</sup> が表面 1 nm のみに分布しているとする、 $m$  面 GaN の表面ドナー濃度  $N_{st}=8.5 \times 10^{11}$  cm<sup>-2</sup> である。通常、GaN よりも AlGaIn の方が結晶性が劣るため、 $m$  面 AlGaIn 表面では  $N_{st} \sim 10^{12}$  cm<sup>-2</sup> オーダーであると予想され、 $N_{st}=3 \times 10^{12}$  cm<sup>-2</sup> は妥当な値ではないかと考えられる。

次に、 $g_{m(max)}$  を用いてチャネル移動度  $\mu_{ch}$  の見積もりを行った。 $\mu_{ch}$  は式(4.4.2)で表される。

$$\mu_{ch} = \frac{g_{m(max)}L}{C_{OX}(V_{gs}-V_{th})} [23] \quad (4.4.2)$$

式(4.4.2)で、 $g_{m(max)}=77$  mS/mm、 $L=1$   $\mu$ m、 $C_{OX}$  は AlGaIn 25nm のゲート容量  $3.2 \times 10^{-7}$  F/cm<sup>2</sup>、 $V_{gs}=-1.2$  V、 $V_{th}=-2.7$  V とし計算し、 $\mu_{ch}=161$  cm<sup>2</sup>/V $\cdot$ s が得られた。 $\mu_{ch}$  の値は  $\mu_{2DEG}$  の値より低い、この原因は、外部抵抗である  $R_c$ 、 $R_{acc}$  の影響を受け、実際の値より過小評価されているためである。得られた  $\mu_{ch}$  より式(4.4.3)を用いて  $I_{ds(max)}$  を見積もると、

$$I_{ds(max)} = \frac{\mu_{ch}C_{OX}(V_{gs}-V_{th})^2}{2L} [24] \quad (4.4.3)$$

$I_{ds(max)}=298$  mA/mm が得られ、実験値と同等の値が得られている事が分かる。

以上より、 $m$  面 AlGaIn/GaN FET のノーマリオン動作が確認され、得られた電気特性も妥当な値である事が分かった。

## 4.5 結言

本章では、MOCVD 法による  $m$  面 AlGaIn/GaN 構造の結晶成長、 $m$  面 AlGaIn/GaN FET の作製と電気特性について述べた。

●MOCVD 法により、基板オフ角 $[000\bar{1}]$ 方向へ  $1^\circ$  の  $m$  面 GaN 基板上へ、 $m$  面 AlGaIn/GaN 構造の結晶成長が行われた。バッファ層 GaN への Fe ドープにより、 $R_{\text{sheet}}=10^9 \Omega/\square$  の高抵抗バッファ層の作製が、AlGaIn 中への Si 不純物  $\delta$  ドーピングにより  $m$  面 AlGaIn/GaN 界面において  $\mu_{2\text{DEG}}=782\text{cm}^2/\text{V}\cdot\text{s}$ 、 $n_s=3.03\times 10^{12} \text{cm}^{-2}$  の 2DEG 形成が確認された。

●Si が  $\delta$  ドープされた  $m$  面 AlGaIn/GaN では、Ti/Al/Ni/Au 金属を、 $870^\circ\text{C}$ 、 $\text{N}_2$  雰囲気中 30 s の電極シンターを行う事で、 $R_c=2.2 \Omega\cdot\text{mm}$  のオーミック電極が得られた。

●作製された  $m$  面 AlGaIn/GaN FET では、 $V_{\text{gs}}=+1 \text{V}$  印加時  $I_{\text{ds(max)}}=266 \text{mA}/\text{mm}$ 、 $R_{\text{on}}=16.6 \Omega\cdot\text{mm}$ 、 $V_{\text{gs}}=-1.2 \text{V}$  印加時  $g_{\text{m(max)}}=77 \text{mS}/\text{mm}$ 、 $V_{\text{th}}=-2.7 \text{V}$ 、 $\mu_{\text{ch}}=161 \text{cm}^2/\text{V}\cdot\text{s}$  のノーマリオン動作が確認された。得られた  $V_{\text{th}}$  は理論的に予測される値より低く、Ni/AlGaIn 界面に  $10^{12} \text{cm}^{-2}$  オーダーの表面欠陥が存在している可能性が高い事が分かった。

以上より、 $m$  面 AlGaIn/GaN 構造を用いた、ノーマリオン型  $m$  面 AlGaIn/GaN FET が実証された。

## 参考文献

- [1] R. M. Farrell, D. A. Haeger, X. Chen, M. Iza, A. Hirai, K. M. Kelchner, K. Fujito, A. Chakraborty, S. Keller, S. P. DenBaars, J. S. Speck, and S. Nakamura, "Effect of carrier gas and substrate misorientation on the structural and optical properties of *m*-plane InGaN/GaN light-emitting diodes" *Journal of Crystal Growth*, Vol. 313, pp. 1, 2010.
- [2] S. Heikman, S. Keller, S. P. DenBaars, and U. K. Mishra, "Growth of Fe doped semi-insulating GaN by metalorganic chemical vapor deposition" *Applied Physics Letters*, Vol. 81, pp. 439, 2002.
- [3] X. Q. Shen, M. Shimizu, and H. Okumura, "Impact of vicinal sapphire (0001) substrates on the high-quality AlN films by plasma-assisted molecular beam epitaxy" *Japanese Journal of Applied Physics*, Vol. 42, pp. L1293, 2003.
- [4] A. Y. Polyakov, N. B. Smirnov, A. V. Govorkov, and S. J. Pearton, "Properties of Fe-doped semi-insulating GaN structure" *Journal of Vacuum Science & Technology B*, Vol. 22, pp. 120, 2004.
- [5] D. Qiao, L. S. Yu, S. S. Lau, J. M. Redwing, J. Y. Lin, and H. X. Jiang, "Dependence of Ni/AlGa<sub>N</sub> Schottky barrier height on Al mole fraction" *Journal of Applied Physics*, Vol. 87, pp. 801, 2000.
- [6] J. P. Ibbetson, P. T. Fini, K. D. Ness, S. P. DenBaars, J. S. Speck, and U. K. Mishra, "Polarization effects, surface states, and the source of electrons in AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructure field effect transistors" *Applied Physics Letters*, Vol. 77, pp. 250, 2000.
- [7] N. Onojima, M. Higashiwaki, J. Suda, T. Kimoto, T. Mimura, and T. Matsui, "Reduction in potential barrier height of AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructures by Si<sub>3</sub>N<sub>4</sub> passivation" *Journal of Applied Physics*, Vol. 101, pp. 043703, 2007.
- [8] V. W. L. Chin, T. L. Tansley, and T. Osotchan, "Electron mobilities in gallium, indium, and aluminum nitrides" *Journal of Applied Physics*, Vol. 75, pp. 7365, 1994.
- [9] M. S. Shur, B. Gelmont, and M. A. Khan, "Electron mobility in two-dimensional electron gas in AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructures and in bulk Ga<sub>N</sub>" *Journal of Electron Materials*, Vol. 25, pp. 777, 1996.
- [10] G. Y. Zhao, H. Ishikawa, T. Egawa, T. Jimbo, and M. Umeno, "Electron mobility on AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructure interface" *Physica E*, Vol. 7, pp. 963, 2000.
- [11] S. Keller, G. Parish, P. T. Fini, S. Heikman, C. -H. Chen, N. Zhang, S. P. DenBaars, U. K. Mishra, and Y. -F. Wu, "Metalorganic chemical vapor deposition of high

- mobility AlGaN/GaN heterostructures” *Journal of Applied Physics*, Vol. 86, pp. 5850, 1999.
- [12] S. Heikman, S. Keller, T. Mates, S. P. DenBaars, and U. K. Mishra, “Growth and characteristics of Fe-doped GaN” *Journal of Crystal Growth*, Vol. 248, pp. 513, 2003.
- [13] X. Q. Shen, H. Okumura, K. Furuta, and N. Nakamura, “Electrical properties of AlGaN/GaN heterostructures grown on vicinal sapphire (0001) substrates by molecular beam epitaxy” *Applied Physics Letters*, Vol. 89, pp. 171906, 2006.
- [14] S. Keller, C. S. Suh, N. A. Fichtenbaum, M. Furukawa, R. Chu, Z. Chen, K. Vijayraghavan, S. Rajan, S. P. DenBaars, J. S. Speck, and U. K. Mishra, “Influence of the substrate misorientation on the properties of N-polar InGaN/GaN and AlGaN/GaN heterostructures” *Journal of Applied Physics*, Vol. 104, pp. 093510, 2008.
- [15] A. N. Bright, P. J. Thomas, M. Weyland, D. M. Tricker, C. J. Humphreys, and R. Davies, “Correlation of contact resistance with microstructure for Au/Ni/Al/Ti/AlGaN/GaN ohmic contacts using transmission electron microscopy” *Journal of Applied Physics*, Vol. 89, pp. 3143, 2001.
- [16] M. W. Fay, G. Moldovan, P. D. Brown, I. Harrison, J. C. Birbeck, B. T. Hughes, M. J. Uren, and T. Martin, “Structural and electrical characterization of Au Ti Al Ti/AlGaN/GaN ohmic contacts” *Journal of Applied Physics*, Vol. 92, pp. 94, 2002.
- [17] C. Y. Chang, Y. K. Fang, and S. M. Sze, “Specific contact resistance of metal-semiconductor barriers” *Solid State Electronics*, Vol. 14, pp. 541, 1971.
- [18] F. A. Padovani, and R. Stratton, “Field and thermionic-field emission in Schottky barriers” *Solid-State Electronics*, Vol. 9, pp. 695, 1966.
- [19] I. Shalish, Y. Shapira, L. Burstein, and J. Salzman, “Surface states and surface oxide in GaN layer” *Journal of Applied Physics*, Vol. 89, pp. 390, 2001.
- [20] H. Hasegawa, and S. Oyama, “Mechanism of anomalous current transport in *n*-type GaN Schottky contacts” *Journal of Vacuum Science & Technology B*, Vol. 20, pp. 1647, 2002.
- [21] A. Hirai, Z. Jia, M. C. Schmidt, R. M. Farrell, S. P. DenBaars, S. Nakamura, J. S. Speck, and K. Fujito, “Formation and reduction of pyramidal hillock on *m*-plane  $\{1\bar{1}00\}$  GaN” *Applied Physics Letters*, Vol. 91, pp. 191906, 2007.
- [22] N. A. Fichtenbaum, T. E. Mates, S. Keller, S. P. DenBaars, and U. K. Mishra “Impurity incorporation in heteroepitaxial N-face and Ga-face GaN films grown by metalorganic chemical vapor deposition” *Journal of Crystal Growth*, Vol. 310, pp. 1124, 2008.

- [23]U. K. Mishra, and J. Singh, “Semiconductor device physics and design” *Springer*, Equ. (9.5.16), 2008.
- [24]U. K. Mishra, and J. Singh, “Semiconductor device physics and design” *Springer*, Equ. (9.5.10), 2008.

## 第5章

# ノーマリオフ型非極性 $m$ 面 AlGaIn/GaN 電界効果トランジスタ

### 5.1 緒言

本章ではノンドープ  $m$  面 AlGaIn/GaN 構造を用いた、ノーマリオフ型  $m$  面 AlGaIn/GaN FET の実証について述べる。第3章で設計されたりセス MIS 構造実現のためには、ノーマリオン型  $m$  面 AlGaIn/GaN FET と、ノーマリオフ型  $m$  面 AlGaIn/GaN FET との両者の実証が必要である。前者のノーマリオン型  $m$  面 AlGaIn/GaN FET の実証については、前章で述べられた。本章では、後者のノーマリオフ型  $m$  面 AlGaIn/GaN FET の実証について述べる。実証方法として、ゲート領域にノンドープ  $m$  面 AlGaIn を用いた、MIS 構造ノーマリオフ型  $m$  面 AlGaIn/GaN FET を作製し、その動作確認を行った。

5.2 では MIS 構造ノーマリオフ型  $m$  面 AlGaIn/GaN FET の設計と作製を、5.3 では作製されたデバイスの電気特性を、5.4 では本章における結論を述べる。

### 5.2 デバイス設計と作製

図 5.1 に、提案された MIS 構造  $m$  面 AlGaIn/GaN FET 構造を示す。この構造では、ゲート領域に uid-AlGaIn を用いているため、完全なノーマリオフ動作が期待できる。しかしながら、ノンドープ  $m$  面 AlGaIn では、分極効果が無いためアクセス領域の電気伝導が得られないという問題が生じる。この問題の解決を図るため、アクセス領域の  $m$  面 AlGaIn を除去し、選択再成長  $n^+$ -GaIn 層をアクセス領域として用いた。[1]  $n^+$ -GaIn 層を用いる事で、 $R_{acc}$ 、 $R_c$  の低減が期待でき、低  $R_{on}$  を持つノーマリオフ型 FET の実現が期待できる。MIS 構造のゲート絶縁膜として、PECVD で成膜された  $Si_xN_y$  を使用した。 $Si_xN_y$  ゲート絶縁膜は、選択再成長  $n^+$ -GaIn 層とゲート電極との接触を防止するバリア層として、また、Ni/ $m$  面 AlGaIn 界面の界面準位を減少させ  $V_{th}$  の低下を防ぐためのゲート絶縁膜として用いられた。

$N_d=1 \times 10^{18} \text{ cm}^{-3}$  の  $m$  面 GaIn 上へ PECVD を用いて 20 nm 成膜された  $Si_xN_y$

薄膜の評価を、 $C$ - $V$ 測定により行った。図 5.2(a)に  $C$ - $V$ カーブと測定構造を、(b)に  $1/C^2$ - $V$ プロットを示す。図 5.2(a)の  $C$ - $V$ カーブより、蓄積容量  $C_{acc}=3.08\times 10^{-7}$  F/cm<sup>2</sup>が得られ、式(2.3.3)より、 $\text{Si}_x\text{N}_y$ の比誘電率を求めると  $\epsilon_r=7$  が得られた。図 5.2(b)より  $\phi_B=3$  eV、 $N_d=1\times 10^{18}$  cm<sup>-3</sup> が得られた。この  $N_d$  は、 $m$  面 GaN のドーピング濃度と一致しているため、信頼できる値といえる。実験により求められたパラメータを用いて、図 5.1 のゲート部分のバンド構造計算を行った。 $C$ - $V$ 測定で求められた  $\phi_B$  は  $m$  面 GaN 上  $\text{Si}_x\text{N}_y$  の値であり、 $m$  面 AlGaIn 上  $\text{Si}_x\text{N}_y$  の  $\phi_B$  は不明であるので、バンド構造計算には文献値を用いた。 $\phi_B=1.7$  eV、[2]  $\text{Si}_x\text{N}_y$  と AlGaIn のバンド不連続量  $\Delta E_{c(\text{SiN}/\text{AlGaIn})}=0.7$  eV[2]としてバンド構造計算を行い、結果を図 5.3 に示す。このバンド構造より、 $m$  面 AlGaIn/GaN 界面には 2DEG が存在せず、デバイスのノーマリオフ動作が期待できる事が示された。






図 5.1 A proposed enhancement-mode  $m$ -plane uid-AlGaIn/GaN FETs with selective regrown  $n^+$ -GaN layers.



(a)



(b)

⊠ 5.2 (a) A  $C$ - $V$  curve and (b)  $1/C^2$  plot of  $\text{Si}_x\text{N}_y/m$ -plane GaN MIS structures.




図 5.3 A band diagram and carrier profile of proposed Si<sub>x</sub>N<sub>y</sub> / *m*-plane uid-AlGaN/GaN gate structure.

選択再成長  $n^+$ -GaN 層の結晶成長と評価を行った。 $n^+$ -GaN 層は、真空蒸着により成膜された酸化珪素(Silicon oxide : SiO<sub>x</sub>)をマスク層とし、MOCVD 法により選択再成長された。 $n^+$ -GaN の選択再成長条件は、成長温度 1050 °C、成長圧力 500 Torr、Si ドーピング濃度  $10^{19}$  cm<sup>-3</sup>、成長レート 0.13 nm/s とし、膜厚 80 nm の  $n^+$ -GaN が結晶成長された。図 5.4 に選択再成長された  $n^+$ -GaN エピ膜表面の走査型電子顕微鏡(Scanning electron microscopy : SEM) 写真を示す。 $n^+$ -GaN の表面には凹凸が観察されているが、これは  $10^{19}$  cm<sup>-3</sup> 以上の多量の Si 不純物がドーピングされているためであると考えられる。図 5.5 に  $n^+$ -GaN 層の TLM 測定結果を示す。 $n^+$ -GaN 再成長層では、 $R_c=0.25$  Ω·mm、 $R_{sheet}=420$  Ω/□の電気特性が得られた。この値は、第 4 章の *m* 面 AlGaN/GaN 構造において得られた  $R_c=2.2$  Ω·mm より一桁低く、*c* 面 AlGaN/GaN 構造と同等の値  $R_c\sim 0.5$  Ω·mm[3][4] が得られている事が分かる。*m* 面 GaN においても、ドーピング濃度を増加させる事

で、 $R_c$  を低減できる事が実証された。以上より、良好な電気伝導特性を持つ再成長  $n^+$ -GaN 層が得られている事が確認された。




図 5.4 A SEM picture of selective regrown  $n^+$ -GaN layer.




図 5.5 A TLM result of selective regrown  $n^+$ -GaN layer.

図 5.6 に、MIS 構造ノーマリオフ型  $m$  面 AlGaIn/GaN FET のプロセスフローを示す。まず、 $\text{SiO}_x$  マスク層 1  $\mu\text{m}$  が真空蒸着によって成膜された。選択再成長領域の AlGaIn/GaN 構造が RIE により 50 nm エッチングされた後、MOCVD により膜厚 80 nm の  $n^+$ -GaIn 層が選択再成長された。その後、オーミック電極作製、素子分離エッチングがなされた。 $\text{SiO}_x$  マスク層をバッファードフッ酸 (Buffered hydrogen fluoride : BHF) でウェットエッチングし、ゲート絶縁膜として

10 nm の  $\text{Si}_x\text{N}_y$  が PECVD により成膜された。  $\text{Si}_x\text{N}_y$  上に Ni/Au/Ni ゲート電極が作製された。 図 5.7 に作製された素子の SEM 画像を示す。  $n^+$ -GaN 層の選択再成長を用いても、パターン崩れは起こらず、トランジスタ形状が作製されている事が確認された。 作製されたデバイスの設計値は、それぞれ  $L_g=1\mu\text{m}$ 、 $L_{sd}=3.4\mu\text{m}$ 、 $W_g=150\mu\text{m}$  とした。




図 5.6 A process flow of proposed enhancement-mode  $m$ -plane uid-AlGaN/GaN FETs with selective regrown  $n^+$ -GaN layers.




図 5.7 A SEM picture of fabricated  $m$ -plane uid-AlGaN/GaN FETs with selective regrown  $n^+$ -GaN layers.

### 5.3 デバイス特性

図 5.8 に、作製されたデバイスの(a) $I_{ds}$ - $V_{ds}$  特性、(b) $V_{ds}=10$  V における伝達特性を示す。 $V_{gs}=+5$  V 印加時  $I_{ds(max)}=109$  mA/mm、 $R_{on}=21.6 \Omega \cdot \text{mm}$ 、 $V_{gs}=+2.5$  V 印加時  $g_{m(max)}=38$  mS/mm、 $V_{th}=+1.4$  V のノーマリオフ動作が得られた。また、 $V_{gs}=0$  V 印加時  $V_{BR} \sim 20$  V が得られた。理論的に予測されたように  $m$  面 AlGaIn/GaN 界面には 2DEG が存在しないため、デバイスのノーマリオフ動作が確認された。同様の MIS 構造 FET を  $c$  面 AlGaIn/GaN 構造で作製した場合、分極効果により生じる 2DEG が存在するためノーマリオン動作となる。[5][6] これより、非極性  $m$  面 AlGaIn/GaN 構造を用いる事で、 $c$  面 AlGaIn/GaN 構造と比較して、高い  $V_{th}$  を持つノーマリオフ型 AlGaIn/GaN FET を実現できる事が確認された。

MIS 構造デバイスの  $V_{th}$  は、式(3.2.5)が変形された、式(5.3.1)で表される。

$$V_{th} = \frac{\phi_B}{q} - \frac{\Delta E_{c(SiN/AlGaIn)}}{q} - \frac{\Delta E_{c(AlGaIn/GaN)}}{q} - \frac{qN_d d^2}{\epsilon} + \frac{E_{f0}}{q} - \frac{qdN_{st}}{\epsilon} - \frac{qN_b}{C_b} \quad (5.3.1)$$

式(5.3.1)を用いて  $\phi_B=1.7$  eV、[2]  $\Delta E_{c(SiN/AlGaIn)}=0.7$  eV、[2]  $\Delta E_{c(AlGaIn/GaN)}=0.46$  eV、 $N_{d(AlGaIn)}=1 \times 10^{17} \text{ cm}^{-3}$ 、AlGaIn 膜厚  $d=20$  nm、 $E_{f0}=0.14$  eV、 $N_{st}=N_b=0$  として、 $V_{th}$  計算を行った結果  $V_{th}=0.7$  V が得られた。実験値より 0.7 V 低い  $V_{th}$  が計算されているが、これは  $\text{Si}_x\text{N}_y$  中のトラップによるヒステリシスの影響によるものであると考えられる。

次に、式(4.4.2)を用いて  $\mu_{ch}$  の導出を行う。 $g_{m(max)}=38$  mS/mm、 $L=1 \mu\text{m}$ 、 $C_{OX}$  は AlGaIn 20 nm と  $\text{Si}_x\text{N}_y$  10 nm の合計容量  $2.5 \times 10^{-7} \text{ F/cm}^2$ 、 $V_{gs}=+2.5$  V、 $V_{th}=+1.4$  V として計算し、 $\mu_{ch}=14 \text{ cm}^2/\text{V} \cdot \text{s}$  が得られた。この値は、第 4 章の  $m$  面 AlGaIn/GaN FET で得られた  $\mu_{ch}=161 \text{ cm}^2/\text{V} \cdot \text{s}$  と比較して、約 1 桁小さい値である。 $\mu_{ch}$  が低い原因として、 $n^+$ -GaIn 選択再成長時、チャンネル層への Si 不純物添加によるイオン化不純物散乱の増加によるものと考えられる。[7]

以上より、 $m$  面 AlGaIn/GaN FET のノーマリオフ動作が確認された。





图 5.8 (a)  $I_{ds}$ - $V_{ds}$  and (b) transfer characteristics of MIS structure  $m$ -plane undoped-AlGaIn/GaN FETs with selective regrowth  $n^+$ -GaN layers.

## 5.4 結言

本章では、ノンドープ  $m$  面 AlGaIn/GaN 構造を用いた、ノーマリオフ型  $m$  面 AlGaIn/GaN FET の実証について述べた。

●MIS 構造  $m$  面 AlGaIn/GaN FET が作製され、 $V_{gs}=+5$  V 印加時  $I_{ds(max)}=109$  mA/mm、 $R_{on}=21.6$   $\Omega \cdot \text{mm}$ 、 $V_{gs}=+2.5$  V 印加時  $g_{m(max)}=38$  mS/mm、 $V_{th}=+1.4$  V の電気特性を持つノーマリオフ動作が実現された。同様の MIS 構造を  $c$  面 AlGaIn/GaN 構造で作製しても分極効果によりノーマリオフ動作は得られず、高  $V_{th}$  を持つノーマリオフ型 AlGaIn/GaN FET 実現のために、 $m$  面 AlGaIn/GaN 構造を採用する事の優位性が実証された。

● $N_d=10^{19}$   $\text{cm}^{-3}$  の  $n^+$ -GaIn 選択再成長層を用いる事で、 $R_c=0.25$   $\Omega \cdot \text{mm}$  が得られた。 $m$  面 GaIn においても、オーミック電極領域の  $N_d$  を増加させる事で、 $R_c$  低減が可能である事が示された。

以上より、 $m$  面 AlGaIn/GaN 構造を用いた、ノーマリオフ型  $m$  面 AlGaIn/GaN FET が実証された。

## 参考文献

- [1] Y. Kato, S. Kitamura, K. Hiratatsu, and N. Sawaki, "Selective growth of wurtzite GaN and  $\text{Al}_x\text{Ga}_{1-x}\text{N}$  on GaN/sapphire substrates by metalorganic vapor phase epitaxy" *Journal of Crystal Growth*, Vol. 144, pp. 133, 1994.
- [2] N. Maeda, M. Hiroki, N. Watanabe, Y. Oda, H. Yokoyama, T. Yagi, T. Makimoto, T. Enoki, and T. Kobayashi, "Systematic study of insulator deposition effect ( $\text{Si}_3\text{N}_4$ ,  $\text{SiO}_2$ , AlN, and  $\text{Al}_2\text{O}_3$ ) on electrical properties in AlGaIn/GaN heterostructures" *Japanese Journal of Applied Physics*, Vol. 46, pp. 547, 2007.
- [3] A. N. Bright, P. J. Thomas, M. Weyland, D. M. Tricker, C. J. Humphreys, and R. Davies, "Correlation of contact resistance with microstructure for Au/Ni/Al/Ti/AlGaIn/GaN ohmic contacts using transmission electron microscopy" *Journal of Applied Physics*, Vol. 89, pp. 3143, 2001.
- [4] M. W. Fay, G. Moldovan, P. D. Brown, I. Harrison, J. C. Birbeck, B. T. Hughes, M. J. Uren, and T. Martin, "Structural and electrical characterization of Au Ti Al Ti/AlGaIn/GaN ohmic contacts" *Journal of Applied Physics*, Vol. 92, pp. 94, 2002.
- [5] E. M. Chumbes, J. A. Smart, T. Prunty, and J. R. Shealy, "Microwave performance of AlGaIn/GaN metal insulator semiconductor field effect transistors on sapphire substrates" *IEEE Transaction on Electron Devices*, Vol. 48, pp. 416, 2001.
- [6] V. Adivarahan, M. Gaevski, W. H. Sun, H. Fatima, A. Koudymov, S. Saygi, G. Simin, J. Yang, M. A. Khan, A. Tarakji, and S. M. Shur, "Submicron gate  $\text{Si}_3\text{N}_4$ /AlGaIn/GaN-metal-insulator-semiconductor heterostructure field-effect transistors" *IEEE Electron Device Letters*, Vol. 24, pp. 541, 2003.
- [7] S. Keller, G. Parish, P. T. Fini, S. Heikman, C. -H. Chen, N. Zhang, S. P. DenBaars, U. K. Mishra, and Y. -F. Wu, "Metalorganic chemical vapor deposition of high mobility AlGaIn/GaN heterostructures" *Journal of Applied Physics*, Vol. 86, pp. 5850, 1999.

## 第 6 章

# リセス MIS 構造ノーマリオフ型 $m$ 面 AlGaIn/GaN 電界効果トランジスタ

### 6.1 緒言

本章では、第 3 章で設計されたリセス MIS 構造ノーマリオフ型  $m$  面 AlGaIn/GaN FET の実証について述べる。MIS 構造のゲート絶縁膜として、PECVD 成膜された  $\text{Si}_x\text{N}_y$  と、ALD 成膜された  $\text{Al}_2\text{O}_3$  とを用い、それぞれのデバイス特性比較について述べる。 $\text{Al}_2\text{O}_3$  ゲート絶縁膜を用いたリセス MIS 構造デバイスにおいて、 $V_{\text{th}}$  のリセスエッチング深さ依存性、Pt ゲート電極、選択再成長  $n^+$ -GaN コンタクト層を用いたデバイスの試作、評価について述べる。

$\text{Si}_x\text{N}_y$  は  $\epsilon_r \sim 7$ 、 $E_g \sim 5$  eV の物性値を有し、AlGaIn/GaN FET のゲート絶縁膜、表面保護膜として一般的に用いられている材料である。[1][2] GaN 上に成膜された  $\text{Si}_x\text{N}_y$  の基礎的な評価も行われており、 $\text{Si}_x\text{N}_y/c$  面 AlGaIn 界面で  $10^{12} \text{ cm}^{-2} \text{ eV}^{-1}$  位の界面準位が、[3]  $\text{Si}_x\text{N}_y$  表面保護膜を用いて電流コラプスの抑制[4]が報告されている。 $\text{Al}_2\text{O}_3$  は  $\epsilon_r \sim 8-10$ 、 $E_g \sim 5-9$  eV の物性値を有し、近年では  $\text{Si}_x\text{N}_y$  より盛んに MIS 構造 AlGaIn/GaN FET のゲート絶縁膜として用いられている材料である。[5][6][7]  $\text{Al}_2\text{O}_3$  ゲート絶縁膜では、 $\epsilon_r$  が高い事で式(1.3.1)から低  $R_{\text{on}}$  が、また、 $E_g$  が大きい事でゲートリーク電流の低減が期待できる。本章では、PECVD により成膜された  $\text{Si}_x\text{N}_y$  ゲート絶縁膜と、ALD 成膜された  $\text{Al}_2\text{O}_3$  ゲート絶縁膜を用いたデバイスの設計、試作、評価、考察を行った。

$\text{Al}_2\text{O}_3$  ゲート絶縁膜を用いたリセス MIS 構造ノーマリオフ型  $m$  面 AlGaIn/GaN FET を試作し、評価を行った。 $m$  面 AlGaIn/GaN 構造を用いてリセス MIS 構造を作製する事のメリットとして、リセスエッチング深さに対して安定した  $V_{\text{th}}$  を期待できる点が挙げられる。リセスエッチング深さに対する  $V_{\text{th}}$  の変動を調べるため、AlGaIn リセスエッチングの深さを変更したリセス MIS 構造デバイスを試作し、 $V_{\text{th}}$  の変化を調べた。FET の  $V_{\text{th}}$  は式(3.2.5)で表されるように、表面バリア高さ  $\phi_b$  で大部分が決定されている。 $\phi_b$  はゲート絶縁膜とゲート電極の仕事関数差により決定されることから、大きい仕事関数を持つゲート電極を用いれば、 $\phi_b$  の増加により  $V_{\text{th}}$  の増加が期待できる。この事より、高  $V_{\text{th}}$  実現のため Ni より仕事関数の大きい Pt をゲート電極としたデバイスを試作し評価を行

った。 $m$  面 AlGaIn/GaN FET において低  $R_{on}$  実現のためには、 $R_c$  低減が必要である。 $m$  面 AlGaIn/GaN 構造において  $R_c$  が高い原因は  $N_d$  が低い事であり、選択再成長  $n^+$ -GaN コンタクト層を用いて、 $R_c$  の低減を試みた。本章では、選択再成長  $n^+$ -GaN コンタクト層を用いたデバイスの試作と評価を行い、第 3 章の設計値との比較を行った。


6.2 では PECVD 成膜された  $Si_xN_y$  と ALD 成膜された  $Al_2O_3$  ゲート絶縁膜を用いたデバイス特性の比較を、6.3 では  $Al_2O_3$  ゲート絶縁膜を用いたリセス MIS 構造ノーマリオフ型  $m$  面 AlGaIn/GaN FET の評価について、6.4 では本章における結論を述べる。

## 6.2 ゲート絶縁膜


### 6.2.1 $Si_xN_y$ ゲート絶縁膜

図 6.1 に、 $Si_xN_y$  ゲート絶縁膜を用いたリセス MIS 構造  $m$  面 AlGaIn/GaN FET 構造を示す。図 6.2 (a) にゲート領域の、(b) にアクセス領域のバンド構造とキャリア分布を示す。バンド計算に用いられたパラメータは、第 4 章、第 5 章で得られた値を使用し、 $Si_xN_y$  の表面バリア高さ  $\phi_{B(SiN)}=1.7$  eV、[8]  $\Delta E_{C(SiN/AlGaIn)}=0.7$  eV、[8]  $\phi_{B(AlGaIn)}=1.47$  eV、AlGaIn の Al 組成  $X=0.36$ 、比誘電率  $\epsilon_r=9$ 、 $N_{d(AlGaIn)}=1 \times 10^{17} \text{ cm}^{-3}$ 、 $N_{d(GaN)}=1 \times 10^{16} \text{ cm}^{-3}$  とした。図 6.1 の構造では、2DEG 生成のため Si の均一ドーピング法を用いた。不純物ドープ層として、 $N_d=5 \times 10^{18} \text{ cm}^{-3}$  の AlGaIn 層を 15 nm 導入した。2 nm の uid-AlGaIn 層は、2DEG チャンネル層への Si 不純物拡散防止層として、表面 6 nm の uid-AlGaIn 層は AlGaIn バリア中を流れるリーク電流防止を目的として、それぞれ導入された。計算されたバンド構造より、ゲート領域では 2DEG が存在せず、アクセス領域のみに 2DEG キャリアが存在している事が示された。アクセス領域では  $n_s=2.4 \times 10^{12} \text{ cm}^{-2}$  が計算され、十分な電気電導を期待する事が分かった。

図 6.3 にデバイス作製プロセスを示す。AlGaIn リセスエッチング後、HCl で表面処理を行い、PECVD により 10 nm の  $Si_xN_y$  を成膜した。 $Si_xN_y$  上に Ni/Au/Ni ゲート電極を形成してデバイスが作製された。素子の寸法は、それぞれ  $L_g=1 \mu\text{m}$ 、 $L_{sd}=3.4 \mu\text{m}$ 、 $W_g=150 \mu\text{m}$  とした。



⊗ 6.1 A proposed recessed-MIS gate structure *m*-plane AlGaIn/GaN FETs with a  $\text{Si}_x\text{N}_y$  gate dielectric.



⊗ 6.2 Band diagrams and carrier profiles of (a) an access and (b) gate region on recessed-MIS gate structure *m*-plane AlGaIn/GaN FETs with a  $\text{Si}_x\text{N}_y$  gate dielectric.




図 6.3 A process flow of recessed-MIS structure *m*-plane AlGaIn/GaN FETs.

図 6.4 に作製されたデバイスの (a)  $I_{ds}$ - $V_{ds}$  特性、(b)  $V_{ds}=10$  V における伝達特性を示す。 $V_{gs}=+9$  V 印加時  $I_{ds(max)}=130$  mA/mm、 $V_{gs}=+8$  V 印加時  $g_{m(max)}=25$  mS/mm、 $V_{gs}=+7$  V 印加時  $R_{on}=50$   $\Omega$ ·mm、 $V_{th}=+2$  V、 $V_{gs}=0$  V 時  $V_{BR}=30$  V のノーマリオフ動作が確認された。第 5 章で試作されたデバイスと比較して、リセス MIS 構造により 2DEG によるアクセス領域を作製する事で、フィールドプレート[9]を用いた電界緩和技術の採用が可能となり、高耐圧デバイスの設計が可能となる。

図 6.5 に、作製されたデバイスの  $V_{ds}=10$  V におけるサブスレッショルド特性を示す。 $V_{gs}=0$  V 時にはほぼ完全にオフ状態であり、この時ドレインオフリーク電流( $I_{ds(off)}=45$  nA/mm) が得られ、オンオフ比  $I_{ds(max)}/I_{ds(off)}>10^6$  が得られた。 $V_{gs}=0$  V において低リーク電流である事は、図 3.10 のバンド構造より予測されるように非極性 *m* 面 AlGaIn/GaN 構造を用いる事の特長だといえる。

以上のように  $Si_xN_y$  ゲート絶縁膜を用いたリセス MIS 構造 *m* 面 AlGaIn/GaN FET において、 $V_{th}=+2$  V のノーマリオフ動作が実証された。また、 $V_{gs}=0$  V でのオフリーク電流も低く、*m* 面 AlGaIn/GaN 構造ならではの高いオンオフ比を持つデバイスが実現された。





Fig. 6.4 (a)  $I_{ds}$ - $V_{ds}$  and (b) transfer characteristics of recessed-MIS structure  $m$ -plane AlGaIn/GaN FETs with a  $\text{Si}_x\text{N}_y$  gate dielectric.






図 6.5 A subthreshold characteristic of recessed-MIS structure *m*-plane AlGaIn/GaN FETs with a Si<sub>x</sub>N<sub>y</sub> gate dielectric.

## 6.2.2 Al<sub>2</sub>O<sub>3</sub> ゲート絶縁膜

図 6.6 に、Al<sub>2</sub>O<sub>3</sub> ゲート絶縁膜を用いたリセス MIS 構造 *m* 面 AlGaIn/GaN FET 構造を示す。不純物ドーピング方法には変調ドーピング法を用い、AlGaIn の層構造を、uid-AlGaIn を 3 nm、 $N_d=8 \times 10^{18} \text{ cm}^{-3}$  の AlGaIn を 2 nm、 $N_d=4 \times 10^{18} \text{ cm}^{-3}$  の AlGaIn を 8 nm、uid-AlGaIn を 8 nm とした。また、Si 不純物の拡散防止層として、AlGaIn/GaN 界面に AlN スペース層を導入した。[10] 図 6.7(a) にゲート領域の、(b) にアクセス領域のバンド構造とキャリア分布を示す。ゲート領域のバンド構造計算に用いられたパラメータは、Al<sub>2</sub>O<sub>3</sub> の表面バリア高さ  $\phi_{B(\text{AlO})}=3.5 \text{ eV}$ 、[11]  $\Delta E_{c(\text{AlO}/\text{AlGaIn})}=2.1 \text{ eV}$ 、[8] AlGaIn の Al 組成  $X=0.20$ 、比誘電率  $\epsilon_r=9$ 、 $N_{d(\text{AlGaIn})}=1 \times 10^{17} \text{ cm}^{-3}$ 、 $N_{d(\text{GaIn})}=1 \times 10^{16} \text{ cm}^{-3}$  とした。ゲート領域において 2DEG は空乏化し、アクセス領域では  $n_s=6.5 \times 10^{11} \text{ cm}^{-2}$  の 2DEG が計算された。



⊠ 6.6 A recessed-MIS gate structure *m*-plane AlGaIn/GaN FETs with an Al<sub>2</sub>O<sub>3</sub> gate dielectric.




⊠ 6.7 Band diagrams and carrier profiles of (a) an access and (b) gate region on recessed-MIS gate structure *m*-plane AlGaIn/GaN FETs with an Al<sub>2</sub>O<sub>3</sub> gate dielectric.


ここで、ALD による  $\text{Al}_2\text{O}_3$  成膜条件の最適化について述べる。 $\text{Al}_2\text{O}_3$  成膜条件を 3 通りに変更し、界面準位、ヒステリシス量の評価を行った。 $\text{Al}_2\text{O}_3$  膜厚を 20 nm、成膜温度を 300 °C 一定とし、表 6.1 に示されるように成長圧力と成長雰囲気を変更した。図 6.8 に、図 6.6 で示されるリセス MIS 構造  $m$  面 AlGaIn/GaN FET において、 $\text{Al}_2\text{O}_3$  成膜条件を変更させた場合の  $V_{ds}=5$  V でのサブスレッショルド特性を示す。図 6.8(a) はサブスレッショルド特性、(b) はリニア領域での伝達特性を示している。

表 6.1 A table of deposition conditions on  $\text{Al}_2\text{O}_3$  deposited by ALD.

	Pressure (mTorr)	Ambient
Condition 1	20	Ar
Condition 2	200	Ar
Condition 3	200	Ar 95% / H <sub>2</sub> 5%



(a)



(b)

図 6.8 (a) Subthreshold and (b) transfer characteristics at  $V_{ds}=5$  V of recessed-MIS gate structure  $m$ -plane AlGaIn/GaN FETs with  $\text{Al}_2\text{O}_3$  gate dielectrics deposited by various conditions shown in Table 6.1.

図 6.8(a)より、Condition1,2,3 それぞれのサブスレッシュヨルドスロープ (Subthreshold slope :  $SS$ )を求め、800,400,168 mV/dec.が得られた。 $SS$ は、式(6.2.1)、(6.2.2)で表されるように、 $\text{Al}_2\text{O}_3/\text{AlGaIn}$  界面の  $D_{it}$ を反映していると考えられる。

$$SS = \frac{k_B T}{q} \ln(10) \left( 1 + \frac{C_s + C_{it}}{C_{ox}} \right) [12] \quad (6.2.1)$$

$$D_{it} = \frac{C_{it}}{q} < \left( \frac{qSS}{k_B T \ln(10)} - 1 \right) C_{OX} [12] \quad (6.2.2)$$

ここで、 $C_s$ は半導体の容量、 $C_{it}$ は  $\text{Al}_2\text{O}_3/\text{AlGaIn}$  界面準位による容量、 $C_{ox}$ は  $\text{Al}_2\text{O}_3$ の容量である。式(6.2.1)、(6.2.2)より、 $m$ 面  $\text{AlGaIn}/\text{GaIn}$  界面の  $D_{it}$ を見積もると、 $SS=168$  mV/dec.の時、 $\text{Al}_2\text{O}_3$ 膜厚 20 nm より  $C_{ox}=3.43 \times 10^{-7}$  F/cm<sup>2</sup>、 $T=300$  K であるので、 $D_{it} < 5.9 \times 10^{12}$  cm<sup>-2</sup>eV<sup>-1</sup>が得られる。同様に、 $SS=400$  mV/dec.時  $D_{it} < 1.2 \times 10^{13}$  cm<sup>-2</sup>eV<sup>-1</sup>が、 $SS=800$  mV/dec.時  $D_{it} < 2.6 \times 10^{13}$  cm<sup>-2</sup>eV<sup>-1</sup>がそれぞれ得られる。これより、 $SS$ が最も小さい Condition3 が、 $\text{Al}_2\text{O}_3/m$ 面  $\text{AlGaIn}$  界面の  $D_{it}$ が最も少ないといえる。成膜圧力 20 mTorr の Condition1 の  $\text{Al}_2\text{O}_3$ は、サブスレッシュヨルド特性においてステップ状のカーブが得られている。これは、 $\text{Al}_2\text{O}_3/m$ 面  $\text{AlGaIn}$  界面に、数種類のエネルギー準位を持つトラップが存在している事を示唆している。

[13] 成膜圧力が低い場合、ALD 成膜中に AlGaIn のエッチング表面から N 等の元素が脱離し複雑な界面準位を形成しているためではないかと思われる。Condition2 と 3 の比較より、成膜雰囲気には  $H_2$  を加えた方が  $SS$  が低くなる事が分かる。 $H_2$  を含んだフォーミングガスアニールは、GaAs 系材料において MIS 界面のトラップ準位を減少させる効果があると報告されており、[14][15]  $m$  面 AlGaIn 表面においても同等の効果があるのではないかと考えられる。以上より、Condition3 の  $Al_2O_3$  膜が  $m$  面 AlGaIn との界面準位が最も低いといえる。しかしながら、図 6.8(b)に示されるリニア領域での  $I_{ds}-V_{ds}$  特性では、Condition 1 が最もヒステリシスが小さい事が分かる。Condition1 のヒステリシス量が 0.5V 以下である事に対して、Condition 2,3 では 3V 程度のヒステリシスが観察されている。サブスレショルド領域の評価より、Condition3 の  $Al_2O_3$  が最も界面準位が小さいと考えられるため、このヒステリシスの原因は  $Al_2O_3$  薄膜内に存在するトラップの影響だと考えられる。よって、 $Al_2O_3$  薄膜内のトラップ濃度に関しては、成長圧力が低い方が小さいといえる。成膜圧力が低い場合、 $Al_2O_3$  成膜中に成膜表面の余分な Al 原子が排出され、 $Al_2O_3$  膜内のトラップ準位が減少しているのではないかと考えられる。以上の結果より、Condition1 の  $Al_2O_3$  が最も薄膜内トラップ量が少なく、Condition3 が  $Al_2O_3/m$  面 AlGaIn 界面の界面準位が最も小さいといえる。よって、本研究で用いた  $Al_2O_3$  ゲート絶縁膜は、Condition1 と Condition3 の成膜条件を組み合わせたものとした。20nm の  $Al_2O_3$  ゲート絶縁膜の内、最初の 2nm が界面準位の低い Condition3 の条件で、残りの 18nm が Condition1 の条件で成膜された。

上記条件により ALD 成膜された  $Al_2O_3$  と  $m$  面 GaN との  $D_{it}$  を、光励起 C-V 法により評価を行った。[3] 試料構造を図 6.9 に、図 6.10(a)に UV 光照射前後での C-V カーブ、(b)に  $D_{it}$  のエネルギー分布を、それぞれ示す。図 6.10(a)より、UV 照射後に 2.3 V のフラットバンドシフトが観察された。これは  $Al_2O_3$  中と  $Al_2O_3/m$  面 GaN 界面との両方のトラップ準位に起因している。図 6.8(b)で得られたヒステリシス量より図 6.10(a)のシフト量が大きい、UV 光照射により電圧印加だけでは放出されない深いトラップ準位からのキャリア放出効果が表れているためだと考えられる。図 6.10(b)では、 $E-E_c=0.2\sim 0.6$  eV の範囲において、 $D_{it}=1\sim 2\times 10^{12} \text{ cm}^{-2}\text{eV}^{-1}$  が得られた。この値は  $Al_2O_3/c$  面 GaN 界面において報告されている  $D_{it}$  と同等の値である。[16] しかし、 $E-E_c\sim 0.9$  eV 程度のエネルギー値では、 $D_{it}=5\times 10^{12} \text{ cm}^{-2}\text{eV}^{-1}$  へと  $D_{it}$  の増加現象がみられた。このピークは、図 6.7(b)のバンド構造から推測されるように、 $Al_2O_3/AlGaIn$  の  $\Delta E_v$  が正であるため、 $Al_2O_3/AlGaIn$  界面に蓄積されたホールの影響であると考えられる。[17]  $\Delta E_v$  が負の場合、空乏バイアス印加時に生成されたホールは、ゲート絶縁膜を通過して表面電極から排出されるが、 $\Delta E_v$  が正の場合、 $\Delta E_v$  のバリアが存在しているため、

Al<sub>2</sub>O<sub>3</sub>/GaN 界面にホールが蓄積される。この Al<sub>2</sub>O<sub>3</sub>/GaN 界面に蓄積されたホールの影響により、図 6.10(b)の  $E-E_c \sim 0.9$  eV 程で  $D_{it}$  のピークが観察されたと考えられる。これより、 $D_{it} = 5 \times 10^{12} \text{ cm}^{-2} \text{ eV}^{-1}$  は実際の  $D_{it}$  が反映されている訳ではないと考えられる。

以上より、H<sub>2</sub> 雰囲気中で成膜された Al<sub>2</sub>O<sub>3</sub> を用いる事で、Al<sub>2</sub>O<sub>3</sub>/m 面 GaN において  $10^{12} \text{ cm}^{-2} \text{ eV}^{-1}$  台の  $D_{it}$  が得られる事が分かった。





図 6.9 A schematic sample structure for  $C$ - $V$  measurements.








図 6.10 (a)  $C$ - $V$  curves and (b)  $D_{it}$  of  $\text{Al}_2\text{O}_3/m$ -plane GaN obtained by photo-assisted  $C$ - $V$  measurement.

図 6.11 に、作製されたデバイスの(a)  $I_{ds}$ - $V_{ds}$  特性、(b)  $V_{ds}=10$  V における伝達特性を示す。図 6.11 より、 $V_{gs}=+6$  V 印加時  $I_{ds(\max)}=68$  mA/mm、 $V_{gs}=+4.5$  V 印加時  $g_{m(\max)}=22$  mS/mm、 $V_{gs}=+6$  V 印加時  $R_{on}=40$   $\Omega \cdot$  mm、 $V_{gs}=0$  V 印加時  $V_{BR} \sim 30$  V、 $V_{th}=+2.2$  V のノーマリオフ動作が確認された。 $\text{Al}_2\text{O}_3$  ゲート絶縁膜を用いても図 6.7(b)のバンド構造で設計されたように、ノーマリオフ動作を確認する事ができた。

図 6.12 に  $V_{ds}=10$  V におけるサブスレッショルド特性を示す。図 6.12 より  $V_{ds}=0$  V で完全にオフ状態である事が分かる。これは、非極性  $m$  面 AlGaIn/GaN 構造を使用している事による効果であると考えられる。また、 $SS=180$  mV/dec. が得られた。これは、成膜条件の違う  $\text{Al}_2\text{O}_3$  膜を組み合わせた結果であるといえる。



(a)



(b)

Fig. 6.11 (a)  $I_{ds}$ - $V_{ds}$  and (b) transfer characteristics of recessed-MIS structure  $m$ -plane AlGaIn/GaN FETs with an  $\text{Al}_2\text{O}_3$  gate dielectric.




図 6.12 A subthreshold characteristic of recessed-MIS structure *m*-plane AlGaIn/GaN FETs with an Al<sub>2</sub>O<sub>3</sub> gate dielectric.

### 6.2.3 考察

リセス MIS 構造 *m* 面 AlGaIn/GaN FET において、PECVD 成膜された Si<sub>x</sub>N<sub>y</sub> と、ALD 成膜された Al<sub>2</sub>O<sub>3</sub> ゲート絶縁膜を用いたデバイスの  $V_{th}$ 、 $\mu_{ch}$  の比較を行い、表 6.2 に示す。

表 6.2 A comparison of  $V_{th}$  and  $\mu_{ch}$  of recess-MIS structure *m*-plane AlGaIn/GaN FETs with a Si<sub>x</sub>N<sub>y</sub> and Al<sub>2</sub>O<sub>3</sub> gate dielectric.

Gate dielectric	$V_{th}$ (V) Experiments	$V_{th}$ (V) Calculation	$\mu_{ch}$ (cm <sup>2</sup> /V·s)
Si <sub>x</sub> N <sub>y</sub>	2.0	0.42	7.7
Al <sub>2</sub> O <sub>3</sub>	2.2	1.18	62

$\text{Si}_x\text{N}_y$  ゲート絶縁膜の  $V_{th}$  理論値は、式(5.3.1)を用いて計算された。 $\phi_{B(\text{SiN})}=1.7 \text{ eV}$ 、[8]  $\Delta E_{c(\text{SiN/AlGaN})}=0.7 \text{ eV}$ 、[8]  $\Delta E_{c(\text{AlGaN/GaN})}=0.64 \text{ eV}$ 、AlGaN の膜厚  $d=2 \text{ nm}$ 、比誘電率  $\epsilon_r=9$ 、 $N_{d(\text{AlGaN})}=1 \times 10^{17} \text{ cm}^{-3}$ 、 $E_{f0}=0.14 \text{ eV}$  として、 $V_{th}=0.42 \text{ V}$  が得られた。Al<sub>2</sub>O<sub>3</sub> ゲート絶縁膜の場合、AlN スペーサ層を含むため、 $V_{th}$  は式(6.2.3)を用いて計算された。

$$V_{th} = \frac{\phi_B}{q} - \frac{\Delta E_{c(\text{AlO/AlGaN})}}{q} + \frac{\Delta E_{c(\text{AlGaN/AlN})}}{q} - \frac{\Delta E_{c(\text{AlN/GaN})}}{q} - \frac{qN_d d^2}{\epsilon} + \frac{E_{f0}}{q} - \frac{q d N_{st}}{\epsilon} - \frac{q N_b}{C_b} \quad (6.2.3)$$

ここで、Al<sub>2</sub>O<sub>3</sub> の表面バリア高さ  $\phi_{B(\text{AlO})}=3.5 \text{ eV}$ 、[11]  $\Delta E_{c(\text{AlO/AlGaN})}=2.1 \text{ eV}$ 、[8]  $\Delta E_{c(\text{AlGaN/AlN})}=1.42 \text{ eV}$ 、 $\Delta E_{c(\text{AlN/GaN})}=1.78 \text{ eV}$ 、 $E_{f0}=0.14 \text{ eV}$  として、 $V_{th}=1.18 \text{ V}$  が得られた。 $\mu_{ch}$  の導出は、式(4.4.2)を用いて行われた。 $\text{Si}_x\text{N}_y$  ゲート絶縁膜の場合、 $g_{m(\text{max})}=25 \text{ mS/mm}$ 、 $L=1 \mu\text{m}$ 、 $C_{OX}$  は AlGaN 2 nm と  $\text{Si}_x\text{N}_y$  10 nm の合計容量  $5.36 \times 10^{-7} \text{ F/cm}^2$ 、 $V_{gs}=+8 \text{ V}$ 、 $V_{th}=+2 \text{ V}$  として、 $\mu_{ch}=7.7 \text{ cm}^2/\text{V}\cdot\text{s}$  が、一方、Al<sub>2</sub>O<sub>3</sub> の場合、 $g_{m(\text{max})}=22 \text{ mS/mm}$ 、 $L=1 \mu\text{m}$ 、 $C_{OX}$  は AlGaN 2 nm と Al<sub>2</sub>O<sub>3</sub> 20 nm の合計容量  $3.16 \times 10^{-7} \text{ F/cm}^2$ 、 $V_{gs}=+4.5 \text{ V}$ 、 $V_{th}=+2.2 \text{ V}$  として、 $\mu_{ch}=61 \text{ cm}^2/\text{V}\cdot\text{s}$  が得られた。

Al<sub>2</sub>O<sub>3</sub> ゲート絶縁膜の方が、 $V_{th}$  の実験値と計算値の差が小さく、 $\mu_{ch}$  が高いことから、 $\text{Si}_x\text{N}_y$  ゲート絶縁膜より優れているといえる。MIS 構造デバイスにおいて、 $V_{th}$  の実験値と計算値との違いはヒステリシスによるもの、低 $\mu_{ch}$  はイオン化不純物散乱によるものと推測され、両者の原因は共に MIS 界面準位に起因していると考えられる。これより Al<sub>2</sub>O<sub>3</sub> ゲート絶縁膜の方が、 $\text{Si}_x\text{N}_y$  ゲート絶縁膜より MIS 界面準位が小さいと推測される。PECVD による  $\text{Si}_x\text{N}_y$  ゲート絶縁膜では、成膜時に SiH<sub>4</sub>、NH<sub>3</sub>、He ガスが使用され、SiH<sub>4</sub>、NH<sub>3</sub> がプラズマで分解され H ラジカルが発生する。反応性の高い H ラジカルと  $m$  面 AlGaN 表面が反応し、 $m$  面 AlGaN 表面が荒れる事で MIS 界面準位が増加したと考えられる。 $m$  面 GaN のエピタキシャル成長時、H<sub>2</sub> キャリアガス分圧を増加させると、表面状態の悪化が報告されているが、[18] PECVD 成膜時にも、H ラジカルの影響により同様の反応が起こったと予想される。表面状態が悪化する事で、MIS 界面準位の増加に伴うイオン化不純物散乱の増加が生じ、 $\mu_{ch}$  の低下を招いたと考えられる。[19] しかし、この結果は、セクション 6.2.2 において、Al<sub>2</sub>O<sub>3</sub> 成膜時に H<sub>2</sub> 添加による  $D_{it}$  の減少と矛盾している。この原因は、ALD 成膜時に発生する H 原子は、成膜温度が 300°C と低いため、 $m$  面 AlGaN 表面との反応が限定的であると推測される。これより、 $m$  面 AlGaN 表面への絶縁膜成膜には、最適な成膜温度、H 添加量が存在すると考えられる。

以上より、ALD 成膜された Al<sub>2</sub>O<sub>3</sub> ゲート絶縁膜の方が PECVD 成膜された  $\text{Si}_x\text{N}_y$  ゲート絶縁膜よりも優れている事が分かった。

## 6.3 Al<sub>2</sub>O<sub>3</sub> ゲート絶縁膜リセス MIS 構造ノーマリオフ型

### *m* 面 AlGa<sub>N</sub>/Ga<sub>N</sub> 電界効果トランジスタ

#### 6.3.1 閾値電圧のリセスエッチング深さ依存性

図 6.13 に、リセス MIS ゲート構造 *m* 面 AlGa<sub>N</sub>/Ga<sub>N</sub> FET における、 $V_{th}$  の AlGa<sub>N</sub> リセスエッチング深さ依存性を示す。図 6.6 に示されているデバイス構造では、AlGa<sub>N</sub> バリア膜厚は 21 nm であるが、リセスエッチング深さが 19.8 から 20.7 nm と AlGa<sub>N</sub> 中でエッチングが止まっている場合、 $V_{th}=2.2$  V と一定である事が分かる。同様のリセス MIS 構造を *c* 面 AlGa<sub>N</sub>/Ga<sub>N</sub> FET で作製した場合、Ref[6]に示されているように、エッチング深さに対して直線的な  $V_{th}$  の変化が観察される。*c* 面 AlGa<sub>N</sub>/Ga<sub>N</sub> 構造では、AlGa<sub>N</sub> 膜厚が薄くなるに従って  $n_s$  は減少するが、AlGa<sub>N</sub> が存在している限り、AlGa<sub>N</sub> 膜厚に応じた 2DEG が発生するためである。一方、*m* 面 AlGa<sub>N</sub>/Ga<sub>N</sub> 構造では、2DEG キャリア発生源である Si ドープ AlGa<sub>N</sub> 層を全てエッチングできれば、エッチング深さに対して一定の  $V_{th}$  を得られる事が実験により確認された。しかし、AlGa<sub>N</sub> を全てエッチングした場合、 $V_{th}=2.8$  V と  $V_{th}$  が 0.6 V 増加している事が分かる。 $V_{th}$  は式(6.2.3)で表される事から、 $V_{th}$  増加の原因は、Al<sub>2</sub>O<sub>3</sub>/*m* 面 AlGa<sub>N</sub> と Al<sub>2</sub>O<sub>3</sub>/*m* 面 Ga<sub>N</sub> とで MIS 界面の界面準位  $N_{st}$  が違うためだと考えられる。Al<sub>2</sub>O<sub>3</sub>/*m* 面 AlGa<sub>N</sub> MIS FET と Al<sub>2</sub>O<sub>3</sub>/*m* 面 Ga<sub>N</sub> MIS FET の  $V_{th}$  の差  $\Delta V_{th}=0.6$  V から、式(6.3.1)より Al<sub>2</sub>O<sub>3</sub>/*m* 面 AlGa<sub>N</sub> と Al<sub>2</sub>O<sub>3</sub>/*m* 面 Ga<sub>N</sub> との  $N_{st}$  の差を見積もると、

$$\Delta V = \frac{qN_{st}}{C_{OX}} \quad (6.3.1)$$

$N_{st} \sim 1.3 \times 10^{12} \text{ cm}^{-2}$  が計算される。これより、Al<sub>2</sub>O<sub>3</sub>/*m* 面 AlGa<sub>N</sub> 界面では、Al<sub>2</sub>O<sub>3</sub>/*m* 面 Ga<sub>N</sub> 界面より  $10^{12} \text{ cm}^{-2}$  多い  $N_{st}$  が存在していると予測される。

以上より、リセス MIS 構造 *m* 面 AlGa<sub>N</sub>/Ga<sub>N</sub> FET では、 $V_{th}=+2.2$  V の高  $V_{th}$  が得られ、また、この  $V_{th}$  はリセスエッチング深さに対して変動しない事が実証された。






図 6.13  $V_{th}$  dependence of AlGaIn recess etching depth on recessed-MIS gate structure  $m$ -plane AlGaIn/GaN FET.

### 6.3.2 Pt ゲート電極

図 6.14 に、Pt ゲート電極を用いたリセス MIS 構造  $m$  面 AlGaIn/GaN FET の(a) $I_{ds}$ - $V_{ds}$  特性と、(b) $V_{ds}=10V$  における伝達特性を示す。素子構造は、図 6.6 に示されている構造とした。図 6.14(b)より、 $V_{gs}=+7V$  印加時  $I_{ds(max)}=138$  mA/mm、 $V_{gs}=+5.3V$  印加時  $g_{m(max)}=46$  mS/mm、 $V_{gs}=+7V$  印加時  $R_{on}=20 \Omega \cdot mm$ 、 $V_{th}=+3V$  のノーマリオフ動作が確認された。Pt 電極を用いる事で、Ni ゲート電極使用時より+0.8 V の  $V_{th}$  シフトが観察された。Ni の仕事関数が 5.04 eV[11]である事に対し、Pt の仕事関数が 5.65 eV[11]である事から考慮すると+0.8 V の  $V_{th}$  シフト量は妥当な範囲であるといえる。

$\mu_{ch}$  を式(4.4.2)を用いて計算を行った。 $g_{m(max)}=46$  mS/mm、 $L=1 \mu m$ 、 $C_{OX}=3.16 \times 10^{-7}$  F/cm<sup>2</sup>、 $V_{gs}=+5.3V$ 、 $V_{th}=+3V$  として計算し、 $\mu_{ch}=105$  cm<sup>2</sup>/V·s が得られた。この値は、ノーマリオン型  $m$  面 AlGaIn/GaN FET の  $\mu_{ch}=161$  cm<sup>2</sup>/V·s と比較して、およそ 2/3 の値である。この減少の割合は、ノーマリン型  $c$  面 AlGaIn/GaN FET の  $\mu_{ch} \sim 1000$  cm<sup>2</sup>/V·s[10]からノーマリオフ型  $c$  面 GaN MOS FET の  $\mu_{ch} \sim 167$  cm<sup>2</sup>/V·s[20]への減少割合より大幅に小さい。 $m$  面 AlGaIn/GaN 構造では高  $V_{th}$  を保ちつつ、2DEG を使用した高  $\mu_{ch}$  実現が期待できる。



⊠ 6.14 (a)  $I_{ds}$ - $V_{ds}$  and (b) transfer characteristics of recessed-MIS structure  $m$ -plane AlGaIn/GaN FETs with a Pt gate metal.




図 6.15 A subthreshold characteristic of recessed-MIS structure *m*-plane AlGaIn/GaN FETs with a Pt gate metal.

図 6.15 より  $V_{gs}=0$  V で完全なオフ状態である事が分かり、 $V_{gs}=0$  V では  $I_{ds(off)}=3.4\times 10^{-8}$  A/mm が得られ、 $10^6$  以上の十分なオンオフ比が得られている事が確認された。また、Pt を用いて  $V_{th}$  が高くなった事により、サブスレッショルド領域でも違いがみられた。Ni 電極が用いられた図 6.12 では  $V_{gs}=+1.0$  V 程度で  $I_{ds}$  が立上り始めている事に対し、Pt 電極を用いた場合  $V_{gs}=+1.6$  V で  $I_{ds}$  が立上り始めている。

以上より、Ni より大きい仕事関数を持つ Pt ゲート電極を用いる事で、高い  $V_{th}$  を実現できる事が確認された。

### 6.3.3 選択再成長 $n^+$ -GaIn コンタクト層

$n^+$ -GaIn コンタクト層は、 $Si_xN_y$  をマスク層として用いて、MOCVD により選択再成長された。再成長条件は、成長温度 1060 °C、成長圧力 150 Torr、Si ドーピング濃度  $2\times 10^{19}$   $cm^{-3}$ 、成長レート 2 nm/min とし、60 nm の  $n^+$ -GaIn の結晶成長を行った。図 6.16 に  $n^+$ -GaIn 再成長層有無での *m* 面 AlGaIn/GaN 構造の TLM 結果の比較を示す。図 6.16 より、 $n^+$ -GaIn を用いる事で  $R_c=3$   $\Omega\cdot mm$  から 1  $\Omega\cdot mm$  へと減少がみられた。これは、式(4.3.1)、式(4.3.2)から予想されるようにコンタクト層のキャリア濃度が  $2\times 10^{19}$   $cm^{-3}$  と高いためであると考えられる。




図 6.16 A comparison of TLM measurements for the conventional *m*-plane AlGaIn/GaN structure and the structure with the selective regrown *n*<sup>+</sup>-GaN contact layer.

この *n*<sup>+</sup>-GaN コンタクト層を使用してリセス MIS 構造 *m* 面 AlGaIn/GaN FET の試作を行った。図 6.17 に作製された素子構造を示す。ゲート絶縁膜は Al<sub>2</sub>O<sub>3</sub>、ゲート電極は Pt とした。図 6.18 に作製されたデバイスの (a) *I*<sub>ds</sub>-*V*<sub>ds</sub> 特性、(b) *V*<sub>ds</sub>=5 V における伝達特性を示す。図 6.18 より、*V*<sub>gs</sub>=+8V 印加時 *I*<sub>ds(max)</sub>=226 mA/mm、*V*<sub>gs</sub>=+6 V 印加時 *g*<sub>m(max)</sub>=55 mS/mm、*V*<sub>gs</sub>=+8V 印加時 *R*<sub>on</sub>=17 Ω·mm、*V*<sub>th</sub>=+3 V の結果が得られた。図 6.14 の結果と比較して、*R*<sub>c</sub> 減少分だけ *R*<sub>on</sub> が減少している事が確認された。式(4.4.2)を用いて *μ*<sub>ch</sub> を見積もったところ、*g*<sub>m(max)</sub>=55 mS/mm、*L*=1 μm、*C*<sub>OX</sub>=3.16×10<sup>-7</sup> F/cm<sup>2</sup>、*V*<sub>gs</sub>=+6 V、*V*<sub>th</sub>=+3 V として計算し、*μ*<sub>ch</sub>=101 cm<sup>2</sup>/V·s が得られた。この値は、Pt 電極リセス MIS 構造 *m* 面 AlGaIn/GaN FET と同等の値である。これより、*n*<sup>+</sup>-GaN 選択再成長層を用いる事で、高い *V*<sub>th</sub> を保持したまま *R*<sub>c</sub> 低減の分だけ *R*<sub>on</sub> の低減が可能である事が実証された。

実験により得られた  $V_{th}$  と  $R_{on}$  を、第3章の設計値  $V_{th}=+2\text{ V}$ 、 $R_{on}=0.33\ \Omega\cdot\text{mm}$  と比較する。 $V_{th}$  計算値が+2Vである事に対して、実験値では  $V_{th}=+3\text{ V}$  と、1Vの違いが表れた。一方、 $R_{on}$  の計算値が  $0.33\ \Omega\cdot\text{mm}$  である事に対して、実験値では  $17\ \Omega\cdot\text{mm}$  であり、この違いは、チャンネル移動度が低いためだと考えられる。計算値では  $\mu_{2DEG}=1200\ \text{cm}^2/\text{V}\cdot\text{s}$  を用いたが、実際は  $\mu_{ch}=101\ \text{cm}^2/\text{V}\cdot\text{s}$  と、計算値より一桁低い。これらの原因は、 $\text{Al}_2\text{O}_3/m$  面  $\text{AlGaN}$  の MIS 界面準位の影響だと推測される。界面準位により生じるヒステリシスにより  $V_{th}$  のシフトが、また、チャンネル層へ及ぼすイオン化不純物散乱により  $\mu_{ch}$  の低下が生じたと考えられる。

以上より、リセス MIS 構造ノーマリオフ型  $m$  面  $\text{AlGaN}/\text{GaN}$  FET において、2DEG を利用しつつ  $V_{th}=+3\text{ V}$ 、 $R_{on}=17\ \Omega\cdot\text{mm}$  が得られた。






図 6.17 A recessed-MIS gate structure  $m$ -plane  $\text{AlGaN}/\text{GaN}$  FETs with selective regrown  $n^+$ -GaN contact layers.



(a)



(b)

⊠ 6.18 (a)  $I_{ds}$ - $V_{ds}$  and (b) transfer characteristics of recessed-MIS structure  $m$ -plane AlGaIn/GaN FETs with selective regrown  $n^+$ -GaIn contact layers.

## 6.4 結言

本章では、リセス MIS 構造  $m$  面 AlGaIn/GaN FET の設計、作製、電気特性について述べた。

●PECVD で成膜された  $\text{Si}_x\text{N}_y$  をゲート絶縁膜として用いた場合、 $V_{gs}=+9$  V 印加時  $I_{ds(max)}=130$  mA/mm、 $V_{gs}=+8$  V 印加時  $g_{m(max)}=25$  mS/mm、 $V_{gs}=+7$  V 印加時  $R_{on}=50$   $\Omega \cdot \text{mm}$ 、 $V_{th}=+2$  V のノーマリオフ型デバイスが得られた。

●ALD で成膜された  $\text{Al}_2\text{O}_3$  をゲート絶縁膜として用いた場合、 $V_{gs}=+6$  V 印加時  $I_{ds(max)}=68$  mA/mm、 $V_{gs}=+4.5$  V 印加時  $g_{m(max)}=22$  mS/mm、 $V_{gs}=+6$  V 印加時  $R_{on}=40$   $\Omega \cdot \text{mm}$ 、 $V_{th}=+2.2$  V のノーマリオフ型デバイスが得られた。

● $\text{Al}_2\text{O}_3$  ゲートを絶縁膜を用いる事で、 $V_{th}=2.2$  V、 $\mu_{ch}=61$   $\text{cm}^2/\text{V} \cdot \text{s}$  が得られ、 $\text{Si}_x\text{N}_y$  ゲート絶縁膜より優れた特性が得られた。

●リセス MIS 構造非極性  $m$  面 AlGaIn/GaN FET では、リセスエッチング深さに対して  $V_{th}$  が変動しないノーマリオフ動作が確認された。非極性である  $m$  面 AlGaIn/GaN 構造では、分極による 2DEG が発生しないためである。

●ゲート電極を、Ni より Pt に変更する事で、 $V_{th}=+3$  V のノーマリオフ動作が実現された。ゲート金属の仕事関数に伴って、 $V_{th}$  を制御できる事が示された。

● $n^+$ -GaIn 選択再成長層を用いる事で、 $N_d$  の増加により  $R_c=1$   $\Omega \cdot \text{mm}$ 、 $R_{on}=17$   $\Omega \cdot \text{mm}$ 、 $\mu_{ch}=101$   $\text{cm}^2/\text{V} \cdot \text{s}$  が得られた。 $n^+$ -GaIn 選択再成長層を用いる事で、高い  $V_{th}$  を保持したまま  $R_c$  低減の分だけ  $R_{on}$  の低減が可能である事が示された。

● $n^+$ -GaIn コンタクト層を用いたデバイスにおいて、 $V_{th}=+3$  V、 $R_{on}=17$   $\Omega \cdot \text{mm}$  の結果が得られた。第 3 章で設計された計算値  $V_{th}=+2$  V、 $R_{on}=0.33$   $\Omega \cdot \text{mm}$  との違いがみられるが、この原因は、 $\text{Al}_2\text{O}_3/m$  面 AlGaIn の MIS 界面準位の影響であると考えられる。

以上より、リセス MIS 構造非極性  $m$  面 AlGaIn/GaN FET により、2DEG を利用しつつ高  $V_{th}$  を持つノーマリオフ型 AlGaIn/GaN FET が実証された。

## 参考文献

- [1] X. Hu, A. Koudymov, G. Simin, J. Yang, M. A. Khan, A. Tarakji, M. S. Shur, and R. Gaska “Si<sub>3</sub>N<sub>4</sub>/AlGa<sub>N</sub>/Ga<sub>N</sub>–metal-insulator-semiconductor heterostructure field-effect transistors” *Applied Physics Letters*, Vol. 79, pp. 2832, 2001.
- [2] H. Kim, R. M. Thompson, V. Tilak, T. R. Prunty, J. R. Shealy, and L. F. Eastman, “Effects of SiN passivation and high-electric field on AlGa<sub>N</sub>-Ga<sub>N</sub> HFET degradation” *IEEE Electron Device Letters*, Vol. 24, pp. 421, 2003.
- [3] B. L. Swenson, and U. K. Mishra, “Photoassisted high-frequency capacitance-voltage characterization of the Si<sub>3</sub>N<sub>4</sub>/Ga<sub>N</sub> interface” *Journal of Applied Physics*, Vol. 106, pp. 064902, 2009.
- [4] A. Vetury, N. Q. Zhang, S. Keller, and U. K. Mishra, “The impact of surface state on the DC and RF characteristics of AlGa<sub>N</sub>/Ga<sub>N</sub> HFETs” *IEEE Transaction on Electron Devices*, Vol. 48, pp. 560, 2001.
- [5] T. Hashizume, S. Ootomo, and H. Hasegawa, “Suppression of current collapse in insulated gate AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructure field-effect transistors using ultrathin Al<sub>2</sub>O<sub>3</sub> dielectric” *Applied Physics Letters*, Vol. 83, pp. 2952, 2003.
- [6] K. Ota, K. Endo, Y. Okamoto, Y. Ando, H. Miyamoto, and H. Shimawaki, “A normally-off Ga<sub>N</sub> FET with high threshold voltage uniformity using a novel piezo neutralization technique” *International Electron Device Meeting 2009*, 7.3.1.
- [7] M. Kanamura, T. Ohki, T. Kikkawa, K. Imanishi, T. Imada, A. Yamada, and N. Hara, “Enhancement-mode Ga<sub>N</sub> MIS-HEMTs with *n*-Ga<sub>N</sub>/*i*-Al<sub>N</sub>/*n*-Ga<sub>N</sub> triple cap layer and high-*k* gate dielectrics” *IEEE Electron Device Letters*, Vol.31, pp.189, 2010.
- [8] N. Maeda, M. Hiroki, N. Watanabe, Y. Oda, H. Yokoyama, T. Yagi, T. Makimoto, T. Enoki, and T. Kobayashi, “Systematic study of insulator deposition effect (Si<sub>3</sub>N<sub>4</sub>, SiO<sub>2</sub>, Al<sub>N</sub>, and Al<sub>2</sub>O<sub>3</sub>) on electrical properties in AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructures” *Japanese Journal of Applied Physics*, Vol. 46, pp. 547, 2007.
- [9] H. Xing, Y. Dora, A. Chini, S. Heikman, S. Keller, and U. K. Mishra, “High breakdown voltage AlGa<sub>N</sub>-Ga<sub>N</sub> HEMTs achieved by multiple field plates” *IEEE Electron Device Letters*, Vol. 25, pp. 161, 2004.
- [10] L. Shen, S. Heikman, B. Moran, R. Coffie, N. -Q. Zhang, D. Buttari, I. P. Smorchkova, S. Keller, S. P. DenBaars, and U. K. Mishra, “AlGa<sub>N</sub>/Al<sub>N</sub>/Ga<sub>N</sub> high-power microwave HEMT” *IEEE Electron Device Letters*, Vol. 22, pp. 457, 2001.
- [11] Y. -C. Yeo, T. -J. King, and C. Hu, “Metal-dielectric band alignment and its implications for metal gate complementary metal-oxide-semiconductor technology”

- Journal of Applied Physics*, Vol. 92, pp. 7266, 2002.
- [12] B. Lu, E. Matioli, and T. Palacios, "Tri-gate normally-off GaN power MISFET" *IEEE Electron Device Letters*, Vol. 33, pp. 360, 2012.
- [13] M. -Y. Li, Y. -Y. Chang, H. -C. Wu, C. -S. Huang, J. -C. Chen, J. -L. Lue, and S. -M. Chang, "Effect of process pressure on atomic layer deposition of Al<sub>2</sub>O<sub>3</sub>" *Journal of the Electrochemical Society*, Vol. 154, pp. H967, 2007.
- [14] R. Choi, C. S. Kang, H. -J Cho, Y. -H. Kim, M. S. Akbar, and J. C. Lee, "Effects of high temperature forming gas anneal on the characteristics of metal-oxide-semiconductor field-effect transistor with HfO<sub>2</sub> gate stack" *Journal of Applied Physics*, Vol. 84, pp. 4839, 2004.
- [15] V. Djara, K. Cherkaoui, M. Schmidt, S. Monaghan, E. O'Connor, I. M. Povey, D. O'Connell, M. E. Pemble, and P. K. Hurley, "Impact of forming gas annealing on the performance of surface channel In<sub>0.53</sub>Ga<sub>0.47</sub>As MOSFETs with an ALD Al<sub>2</sub>O<sub>3</sub> gate dielectric" *IEEE Electron Device Letters*, Vol. 59, pp. 1084, 2012.
- [16] Y. Hori, C. Mizue, and T. Hashizume, "Process condition for improvement of electrical properties of Al<sub>2</sub>O<sub>3</sub>/n-GaN structures prepared by atomic layer deposition" *Japanese Journal of Applied Physics*, Vol. 49, pp. 080201, 2010.
- [17] R. Yeluri, B. L. Swenson, and U. K. Mishra, "Interface of positive offset dielectric" *International Workshop on Nitride Semiconductors*, I3-2, 2010.
- [18] R. M. Farrell, D. A. Haeger, X. Chen, M. Iza, A. Hirai, K. M. Kelchner, K. Fujito, A. Chakraborty, S. Keller, S. P. DenBaars, J. S. Speck, and S. Nakamura, "Effect of carrier gas and substrate misorientation on the structural and optical properties of *m*-plane InGaN/GaN light-emitting diodes" *Journal of Crystal Growth*, Vol. 313, pp. 1, 2010.
- [19] S. Keller, G. Parish, P. T. Fini, S. Heikman, C. -H. Chen, N. Zhang, S. P. DenBaars, U. K. Mishra, and Y. -F. Wu, "Metalorganic chemical vapor deposition of high mobility AlGaN/GaN heterostructures" *Journal of Applied Physics*, Vol. 86, pp. 5850, 1999.
- [20] W. Huang, T. Khan, and T. P. Chow, "Enhancement-mode *n*-channel GaN MOSFETs on *p* and *n*-GaN/sapphire substrates" *IEEE Electron Device Letters*, Vol. 27, pp. 796, 2006.

## 第7章

### 結論

本論文は、更なるエレクトロニクス発展のため、次世代パワーデバイスとして期待されている GaN トランジスタのノーマリオフ化を目的とした、非極性  $m$  面 AlGaN/GaN FET の検証について述べたものである。非極性  $m$  面 AlGaN/GaN 構造を用いて、バンド構造の理論計算、デバイス作製、評価を行う事で、ノーマリオフ動作実現の可能性について検討を行った。本章では、本研究で得られた成果について総括する。

GaN は、優れた材料物性を持つことから、次世代パワーデバイスとして期待されている材料である。GaN トランジスタの優れたデバイス性能は、AlGaN/GaN 構造の採用により、高電子移動度を持つ 2DEG を利用できることに尽きる。一方、パワーデバイス用途には、安全性の問題により  $V_{th} > +2$  V を持つノーマリオフ動作が要求されているが、AlGaN/GaN FET において低  $R_{on}$  かつ高  $V_{th}$  を持つノーマリオフ動作の実現は困難である。この原因は、極性  $c$  面 AlGaN/GaN 界面では、分極効果により自然に 2DEG が発生してしまうためである。 $c$  面 AlGaN/GaN FET では、2DEG を使用すれば高い  $V_{th}$  が得られず、2DEG を使用しなければ高チャネル移動度が望めず低  $R_{on}$  が期待できないというトレードオフが存在する。本研究では、2DEG を利用しながら高  $V_{th}$  を実現するべく、非極性  $m$  面 AlGaN/GaN 構造を用いた FET の設計、試作、評価を行った。

第3章では、Schrödinger-Poisson 方程式を用いて非極性  $m$  面と極性  $c$  面 AlGaN/GaN 構造の理論的なバンド構造比較、 $m$  面 AlGaN/GaN 構造を用いた FET の設計について論じた。極性  $c$  面 AlGaN/GaN 構造の持つ分極電荷が  $V_{th}$  へ与える影響について検証し、非極性  $m$  面 AlGaN/GaN 構造では、 $c$  面 AlGaN/GaN 構造と比較して  $\frac{dP}{\epsilon}$  V 高い  $V_{th}$  を期待できる事が示された。また、 $m$  面 GaN では、 $c$  面 GaN と同等のバンド構造、 $\mu$ 、 $\phi_B$  の物性値を有する事が示された。これより、 $m$  面 GaN を用いる事で、 $c$  面 GaN と同等の  $R_{on}$  かつ高  $V_{th}$  実現の可能性があると示された。 $m$  面 AlGaN/GaN 構造では、分極を持たないため、アクセス領域に 2DEG チャネルが形成されないという問題点がある。この問題に対して、 $m$  面 AlGaN 中へのドナー不純物添加により解決を図った。 $m$  面 AlGaN 中へドナー不純物を添加する事で、 $m$  面 AlGaN/GaN 界面での 2DEG 生成を確認した。これらの技術を組み合わせた、リセス MIS 構造  $m$  面 AlGaN/GaN FET において、 $V_{th} = +2$  V かつ  $R_{on} = 0.33 \Omega \cdot \text{mm}$  のノーマリオフ型 AlGaN/GaN FET が設計された。

第4章では、 $m$ 面 AlGaIn/GaN 構造の結晶成長と、ノーマリオン型  $m$ 面 AlGaIn/GaN FET の実証について論じた。 $m$ 面 AlGaIn/GaN 構造は、MOCVD 法により  $[000\bar{1}]$  方向へオフ角  $1^\circ$  を持つ  $m$ 面 GaN 基板上へ結晶成長された。AlGaIn 中へ Si の  $\delta$ ドーピングを行う事で  $m$ 面 AlGaIn/GaN 界面において、 $\mu_{2\text{DEG}}=782 \text{ cm}^2/\text{V}\cdot\text{s}$ 、 $n_s=3\times 10^{12} \text{ cm}^{-2}$  の 2DEG 生成が確認された。 $m$ 面 AlGaIn/GaN 構造では、Ti/Al/Ni/Au 金属を  $870^\circ\text{C}$  でシンターする事で、 $R_c=2.2 \Omega\cdot\text{mm}$  のオーミック電極が得られた。作製された  $m$ 面 AlGaIn/GaN FET では、 $V_{\text{gs}}=+1 \text{ V}$  印加時  $I_{\text{ds(max)}}=266 \text{ mA/mm}$ 、 $R_{\text{on}}=16.6 \Omega\cdot\text{mm}$ 、 $V_{\text{gs}}=-1.2 \text{ V}$  印加時  $g_{\text{m(max)}}=77 \text{ mS/mm}$ 、 $V_{\text{th}}=-2.7 \text{ V}$ 、 $\mu_{\text{ch}}=161 \text{ cm}^2/\text{V}\cdot\text{s}$  のノーマリオン動作が実証された。

第5章では、ノンドープ  $m$ 面 AlGaIn/GaN 構造を用いたノーマリオフ型  $m$ 面 AlGaIn/GaN FET の実証について論じた。ノンドープ  $m$ 面 AlGaIn 構造を用いた MIS 構造  $m$ 面 AlGaIn/GaN FET において、 $V_{\text{gs}}=+5 \text{ V}$  印加時  $I_{\text{ds(max)}}=109 \text{ mA/mm}$ 、 $R_{\text{on}}=21.6 \Omega\cdot\text{mm}$ 、 $V_{\text{gs}}=+2.5 \text{ V}$  印加時  $g_{\text{m(max)}}=38 \text{ mS/mm}$ 、 $V_{\text{th}}=+1.4 \text{ V}$  のノーマリオフ動作が得られた。 $m$ 面 AlGaIn/GaN 構造を用いる事で、同構造の  $c$ 面 AlGaIn/GaN FET では得られないほどの高い  $V_{\text{th}}$  を持つノーマリオフ型 AlGaIn/GaN FET が実現された。これより、ノーマリオフ動作実現のために、 $c$ 面 AlGaIn/GaN 構造に対して  $m$ 面 AlGaIn/GaN 構造を用いる事の優位性が実証された。また、 $N_d=10^{19} \text{ cm}^{-3}$  の選択再成長  $n^+$ -GaIn 層を用いる事で、 $R_c=0.25 \Omega\cdot\text{mm}$  が得られ、 $N_d$  を増加させる事で  $R_c$  低減できる事が実証された。

第6章では、リセス MIS 構造  $m$ 面 AlGaIn/GaN FET の実証について論じた。PECVD で成膜された  $\text{Si}_x\text{N}_y$  をゲート絶縁膜として用いたデバイスでは、 $V_{\text{gs}}=+9 \text{ V}$  印加時  $I_{\text{ds(max)}}=130 \text{ mA/mm}$ 、 $V_{\text{gs}}=+8 \text{ V}$  印加時  $g_{\text{m(max)}}=25 \text{ mS/mm}$ 、 $V_{\text{gs}}=+7 \text{ V}$  印加時  $R_{\text{on}}=50 \Omega\cdot\text{mm}$ 、 $V_{\text{th}}=+2 \text{ V}$  のノーマリオフ動作が得られた。ALD で成膜された  $\text{Al}_2\text{O}_3$  をゲート絶縁膜として用いたデバイスでは、 $V_{\text{gs}}=+6 \text{ V}$  印加時  $I_{\text{ds(max)}}=68 \text{ mA/mm}$ 、 $V_{\text{gs}}=+4.5 \text{ V}$  印加時  $g_{\text{m(max)}}=22 \text{ mS/mm}$ 、 $V_{\text{gs}}=+6 \text{ V}$  印加時  $R_{\text{on}}=40 \Omega\cdot\text{mm}$ 、 $V_{\text{th}}=+2.2 \text{ V}$  のノーマリオフ動作が得られた。 $\text{Al}_2\text{O}_3$  ゲート絶縁膜を用いたデバイスは、 $\text{Si}_x\text{N}_y$  ゲート絶縁膜を用いたデバイスと比較して  $V_{\text{th}}$  の計算値と実験値の差が小さく、かつ、高い  $\mu_{\text{ch}}=61 \text{ cm}^2/\text{V}\cdot\text{s}$  を示した。 $\text{Al}_2\text{O}_3$  ゲート絶縁膜の方が  $\text{Si}_x\text{N}_y$  ゲート絶縁膜より、MIS 界面準位に起因するヒステリシス、イオン化不純物散乱が小さいためだと考えられる。ALD 成膜された  $\text{Al}_2\text{O}_3$  ゲート絶縁膜を用いたリセス MIS 構造ノーマリオフ型非極性  $m$ 面 AlGaIn/GaN FET では、リセスエッチング深さに対して  $V_{\text{th}}$  が変動しないノーマリオフ動作が確認された。非極性である  $m$ 面 AlGaIn/GaN 構造では、分極による 2DEG が発生しないためである。ゲート電極を、Ni より仕事関数の大きい Pt に変更する事で、 $V_{\text{th}}=+3 \text{ V}$  のノーマリオフ動作が実現された。仕事関数を変化させる事で、 $V_{\text{th}}$  を制御できる事が確認された。選択再成長  $n^+$ -GaIn コンタクト層を用いる事で、 $N_d$  の増加により  $R_c=3 \Omega$

・mm から  $1 \Omega \cdot \text{mm}$  へ減少し、デバイスの  $R_{\text{on}}=20 \Omega \cdot \text{mm}$  から  $17 \Omega \cdot \text{mm}$  へと減少した。選択再成長  $n^+$ -GaN コンタクト層を用いる事で、高い  $V_{\text{th}}$  を保持したまま  $R_c$  低減の分だけ  $R_{\text{on}}$  の低減が可能である事が実証された。リセス MIS 構造ノーマリオフ型  $m$  面 AlGaIn/GaN FET で得られた  $V_{\text{th}}=+3 \text{ V}$ 、 $R_{\text{on}}=17 \Omega \cdot \text{mm}$  を、第3章で得られた計算値と比較を行った。第3章では  $V_{\text{th}}=+2 \text{ V}$ 、 $R_{\text{on}}=0.33 \Omega \cdot \text{mm}$  が予測されていたが、この値は実現されなかった。この原因は、 $\text{Al}_2\text{O}_3/m$  面 AlGaIn の MIS 界面準位に起因するヒステリシス、イオン化不純物散乱による  $\mu_{\text{ch}}$  減少のためと考えられる。

以上より、非極性  $m$  面 AlGaIn/GaN 構造を用いる事で、2DEG を使用しつつ  $V_{\text{th}}>+2 \text{ V}$  を持つノーマリオフ型 AlGaIn/GaN FET が実現された。 $m$  面 GaN を用いる事は、パワーデバイス用 GaN トランジスタのノーマリオフ動作実現のため、非常に有効な方法である事が実証された。

本論文では、 $m$  面 AlGaIn/GaN FET により、優れた特性を持つノーマリオフ動作が確認されたが、課題も残る。通常のスイッチング用途パワーデバイスでは、動特性が非常に重要であるが、GaN FET では電流コラプス現象による動特性の悪化が懸念される点である。電流コラプスとは、スイッチング動作中に  $R_{\text{on}}$  が増加してしまう現象であり、この原因は、AlGaIn 表面のトラップ準位が関係していると報告されている。[1][2]  $c$  面 AlGaIn/GaN 構造では、表面のドナー準位が 2DEG 発生の起源であるため、AlGaIn 表面における電子の捕獲、放出過程が電流コラプス発生のメカニズムだと考えられる。[3][4][5] しかし、 $m$  面 AlGaIn/GaN 構造では、AlGaIn バリア中にドーパされた不純物により 2DEG が生じているため、AlGaIn 表面のトラップに起因する電流コラプスを抑制できる可能性がある。今後、 $m$  面 AlGaIn/GaN 構造を用いた、電流コラプス現象の評価、改善を期待する。

本研究で得られた成果を基に、窒化物半導体パワーデバイスの開発が進展し、パワーエレクトロニクスの新なる発展に貢献する事を願う。

## 参考文献

- [1] R. Vetury, N. Q. Zhang, S. Keller, and U. K. Mishra, "The impact of surface states on the DC and RF characteristics of AlGa<sub>N</sub>/Ga<sub>N</sub> HFETs" *IEEE Transaction on Electron Devices*, Vol. 48, pp.560, 2001.
- [2] H. Hasegawa, T. Inagaki, S. Ootomo, and T. Hashizume, "Mechanisms of current collapse and gate leakage currents in AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructure field effect transistors" *Journal of Vacuum Science & Technology B : Microelectronics and Nanometer Structure*, Vol.21, pp. 1844, 2003.
- [3] T. Mizutani, Y. Ohno, M. Akita, S. Kishimoto, and K. Maezawa, "A study on current collapse in AlGa<sub>N</sub>/Ga<sub>N</sub> HEMTs induced by bias stress" *IEEE Transaction on Electron Devices*, Vol. 50, pp. 2015, 2003.
- [4] J. P. Ibbetson, P. T. Fini, K. D. Ness, S. P. DenBaars J. S. Speck, and U. K. Mishra, "Polarization effects, surface states, and the source of electrons in AlGa<sub>N</sub>/Ga<sub>N</sub> heterostructure field effect transistors" *Applied Physics Letters*, Vol. 77, pp. 250, 2000.
- [5] B. Jogai, "Influence of surface states on the two-dimensional electron gas in AlGa<sub>N</sub>/Ga<sub>N</sub> heterojunction field-effect transistors" *Journal of Applied Physics*, Vol. 93, pp. 1631, 2003.

# 謝辞

本論文を完成するにあたり数々の方に御指導を賜りました事を深く感謝し、ここに謝辞を表します。

本論文を遂行、完成するにあたり、終始御親切かつ御丁寧な指導と有益なる御助言、また、研究方法、実験計画、考察等、研究者としての基本を御教授いただきました、豊橋技術科学大学 電気・電子情報工学専攻 若原 昭浩 教授、岡田 浩 准教授、吉田 明 名誉教授に甚大なる感謝の意を表します。

本論文の遂行において多大な御支援賜りましたローム株式会社 常務取締役 高須 秀視 氏、研究開発本部 副本部長 神澤 公 氏、パワーエレクトロニクスユニット ユニットリーダー 中村 孝 博士、チームリーダー 済藤 匡男 氏、チームリーダー 中原 健 博士に心より御礼申し上げます。

2007年9月より2011年6月まで在籍させていただいた University of California, Santa Barbara では、世界各国の研究者と共に研究に携わる事ができ、研究、実験について議論し、研究以外でも多くの事について学ばせていただきました。本論文遂行のための御議論、アイデアを賜り、また研究者としてだけでなく前向きな姿勢、人生を楽しむ姿を御教授いただきました University of California, Santa Barbara, Prof. Umesh K. Mishra に深く感謝の意を表します。本論文遂行のための御議論賜り、設備を御提供いただきました、University of California, Santa Barbara, Prof. Steven P. DenBaars, Prof. James S. Speck に感謝の意を表します。本論文遂行のための御議論、設備を御提供いただき、また日米における研究の差異、研究者としての心構えを御教授いただきました University of California, Santa Barbara, 中村 修二 教授に感謝の意を表します。

本論文中の結晶成長、結晶評価において御議論、御教授いただきました University of California, Santa Barbara, Principal Development Engineer, Dr. Stacia Keller に感謝の意を表します。本論文中のデバイスの設計、作製、評価について御議論、御教授いただきました The Ohio State University, Assistant Prof. Siddharth Rajan に感謝の意を表します。本論文中のデバイス設計、作製、評価、論文執筆方法について御教授、また海外生活において公私共に御援助いただきました情報通信研究機構 東脇 正高 博士に感謝いたします。

本論文執筆のため、数多くの御助言、適切な御指導、激励いただきました福井大学 電気・電子工学専攻 葛原 正明 教授に深く感謝いたします。本論文執筆のため、適切な御指導、激励いただき、また公私共に御援助いただきました McKinsey & Company, 太田 裕朗 博士、Massachusetts Institute of Technology, 藤蔦 辰也 博士に深く感謝いたします。本論文執筆のため、御助言いただき

した京都大学 航空宇宙工学専攻 江利口 浩二 准教授に深く感謝いたします。

ローム株式会社 研究開発本部 黒田 尚孝 氏、伊藤 範和 氏、浅水 啓州 氏、山口 敦司 氏、阿久津 稔 氏、田中 岳利 氏、近松 健太郎 氏、高堂 真也 氏、山本 兼司 博士、柏木 淳一 氏、坂本 晃輝 氏、中小原 佑輔 氏、王 磊 様、湯地 洋行 氏、大嶽 浩隆 氏、大嶽 真佐子 様、岡本 國美 氏、ローム株式会社 ディスクリート生産本部 藤盛 敬雄 氏、中川 聡 氏には日頃の研究活動を通じ、多大なる御指導、御教示をいただきました。ここに謹んで感謝の意を表します。

University of California, Santa Barbara のメンバーである Prof. Tomas Palacios, Associate Prof. Debdeep Jena, Associate Prof. Huili (Grace) Xing, Dr. Yifeng Wu, Dr. Yuvaraj Dora, Dr. Arpan Chakraborty, Dr. Sarabanti Chowdhury, Dr. Sansaptak Dasgupta, Dr. Nidhi Dasgupta, Dr. Seshadri Kolluri, Dr. Nicholas Toledo, Dr. Xiang Liu, Dr. Robert Coffie, Dr. Nick Fichtenbaum, Dr. Felix Recht, Dr. Eric Snow, Dr. Christopher Schaake, Dr. David Brown, Dr. Brian Swenson, Dr. Rongming Chu, Dr. Yi Pei, Dr. Man Hoi Wong, Dr. Chang Soo Suh, Mr. Carl Neufeld, Mr. Dan Denninghoff, Mr. Jim Honea, Mr. Ajay Raman, Mr. Matt Laurent, Miss. Jeong Hee Kim, Miss. Ramya Yeluri, Miss. Shalini Lal, Miss. Jing Lu, Dr. Roy Chung, Mr. Dan A. Haeger, Mr. Alexander Szein, Mr. Stuart Brinkley, Mr. Christophe Hurni, Mr. Jordan Lang, Dr. You-Da Lin, Dr. Chia Yen Huang, Dr. Yuji Zhao, Dr. Sidha Pimputkar, Mr. Chinh-Chien Pan, Miss. Kathryn Kelchner, Dr. Erin Young, Mr. Hungtse Chen, Mr. Shih-Chieh Huang には研究活動において多くの助言、議論いただきました。海外の友人達と Santa Barbara で共に過ごし、研究以外にも異国の文化、考え方等、多くの事を学ばせていただきました。ここに感謝の意を表します。University of California, Santa Barbara Solid State Lighting and Energy Center の職員である Miss. Yukina Warner, Miss. Tara Owens, Mr. Dan Cohen, Mr. David Whitlatch, Mr. Mike Iza, Mr. Brian Carrolejo には研究活動において御援助いただき、御礼申し上げます。

本論文の遂行にあたり御議論と海外生活において御援助いただいたスタンレー電気株式会社 園田 純一 氏、佐藤 均 氏、田中 進一 氏、三菱化学株式会社 斎藤 真 氏、川端 紳一郎 氏、シャープ株式会社 山本 秀一郎 氏、川口 佳伸 氏、パナソニック株式会社 吉田 俊治 氏に感謝し、心より御礼申し上げます。

ここに記しきれない多くの方々の学恩、御支援によって本研究が成立していることを銘記し、深く感謝いたします。

最後に、本研究活動を遂行するにあたり惜しみない精神的支援を賜りました妻 藤原 慶子、両親 藤原 弓雄、藤原 幸子、松永 孝精、松永 ふじの、親戚一同に深甚なる感謝の意を表し、謝辞の結びとする。

## 研究業績一覧

### I 論文発表

- 1) Tetsuya Fujiwara, Stacia Keller, James S. Speck, Steven P. DenBaars, and Umesh K. Mishra, Enhancement-Mode  $m$ -Plane AlGa<sub>N</sub>/Ga<sub>N</sub> Heterojunction Field-Effect Transistors with  $V_{th}=+3$  V and  $R_{on}=1.6$  m $\Omega$ •cm<sup>2</sup>, *Physica Status Solidi (c)*, **9**, pp.891-893 (2012).
- 2) Tetsuya Fujiwara, Ramya Yeluri, Dan Denninghoff, Jing Lu, Stacia Keller, James S. Speck, Steven P. DenBaars and Umesh K. Mishra, Enhancement-Mode  $m$ -Plane AlGa<sub>N</sub>/Ga<sub>N</sub> Heterojunction Field-Effect Transistors with +3 V of Threshold Voltage Using Al<sub>2</sub>O<sub>3</sub> Deposited by Atomic Layer Deposition, *Applied Physics Express* **4**, 096501 (2011).
- 3) Tetsuya Fujiwara, Stacia Keller, James S. Speck, Steven P. DenBaars and Umesh K. Mishra, Low Ohmic Contact Resistance  $m$ -Plane AlGa<sub>N</sub>/Ga<sub>N</sub> Heterojunction Field-Effect Transistors with Enhancement-Mode Operations, *Applied Physics Express* **3**, 101002 (2010).
- 4) Tetsuya Fujiwara, Stacia Keller, Masataka Higashiwaki, James S. Speck, Steven P. DenBaars and Umesh K. Mishra, Si Delta-Doped  $m$ -Plane AlGa<sub>N</sub>/Ga<sub>N</sub> Heterojunction Field-Effect Transistors, *Applied Physics Express* **2**, 061003 (2009).
- 5) Tetsuya Fujiwara, Siddharth Rajan, Stacia Keller, Masataka Higashiwaki, James S. Speck, Steven P. DenBaars and Umesh K. Mishra, Enhancement-Mode  $m$ -Plane AlGa<sub>N</sub>/Ga<sub>N</sub> Heterojunction Field-Effect Transistors, *Applied Physics Express* **2**, 011001 (2009).

## II 国際学会発表

- 1) Tetsuya Fujiwara, Stacia Keller, James S. Speck, Steven P. DenBaars and Umesh K. Mishra, Enhancement-Mode *m*-Plane AlGaN/GaN HFETs with Threshold Voltage of +3 V, 9<sup>th</sup> International Conference on Nitride Semiconductors, Jul. 2011, Glasgow, UK.
- 2) Tetsuya Fujiwara, Ramya Yeluri, Dan Denninghoff, Jing Lu, Stacia Keller, James S. Speck, Steven P. DenBaars and Umesh K. Mishra, Enhancement-Mode *m*-Plane AlGaN/GaN HFETs with Al<sub>2</sub>O<sub>3</sub> Deposited by Atomic Layer Deposition, 38<sup>th</sup> International Symposium on Compound Semiconductors, May 2011, Berlin, Germany.
- 3) Tetsuya Fujiwara, Stacia Keller, James S. Speck, Steven P. DenBaars and Umesh K. Mishra, Low Ohmic Contact Resistance *m*-Plane AlGaN/GaN HFETs with Enhancement-Mode Operations, International Workshop on Nitride Semiconductors 2010, Sep. 2010, Tampa, USA.
- 4) Tetsuya Fujiwara, Stacia Keller, Masataka Higashiwaki, James S. Speck, Steven P. DenBaars and Umesh K. Mishra, Si Delta-Doped *m*-Plane AlGaN/GaN Heterojunction Field-Effect Transistors, 36<sup>th</sup> International Symposium on Compound Semiconductors, Aug. 2009, Santa Barbara, USA.
- 5) Tetsuya Fujiwara, Siddharth Rajan, Stacia Keller, Masataka Higashiwaki, James S. Speck, Steven P. DenBaars and Umesh K. Mishra, Enhancement-Mode AlGaN/GaN Heterojunction Field-Effect Transistors Using *m*-Plane GaN, International Workshop on Nitride Semiconductors 2008, Oct. 2008, Montreux, Switzerland.